ボディバイアス可変型SOI-CMOSドライバー回路
スポンサーリンク
概要
- 論文の詳細を見る
ボディ電圧制御を行うSOIドライバー回路を提案した. 従来SOIデバイスの高速・低消費電力性を引き出すのが困難であった高負荷容量条件下で, バルク回路に対する優位性を引き出している. また, 従来のボディパイアス可変型回路では, 電源電圧がp-n接合のビルトイン電圧以上になると寄生バイポーラトランジスタ動作による消費電力の増大が問題であった. 提案する回路では, ボディ電圧の変化をビルトイン電圧以下に抑え, 従来の問題を解消している. 提案するSOIドライバー回路は, 周波数100MHz, 電源電圧1.0V, 負荷容量60pFの条件での回路シミュレーションから, 従来のSOIドライバー回路にくらべ27%高速に動作し, パルクの回路にくらべ40%高速に動作することを確認した.
- 社団法人電子情報通信学会の論文
- 1997-06-20
著者
-
上田 公大
三菱電機(株) システムLSI研究所
-
平野 有一
三菱電機(株)
-
和田 佳樹
三菱電機(株)
-
益子 耕一郎
三菱電機(株)
-
益子 耕一郎
三菱電機株式会社システムlsi事業化推進センター
-
廣田 尊則
三菱電機(株)システムLSI事業統括部
-
浜野 尚徳
三菱電機(株)システムLSI事業統括部
-
上田 公大
三菱電機株式会社
-
平野 有一
(株)ルネサステクノロジ
-
平野 有一
ルネサスエレクトロニクス株式会社
-
和田 佳樹
三菱電機(株)システムLSI開発研究所
関連論文
- 招待講演 回路およびデバイス工夫による極低電圧動作SRAMの実現--非対称MOSFETおよびフォワードボディーバイアス技術を用いた0.5V 100MHz PD-SOI SRAMの開発 (集積回路)
- SOI/CMOSプロセスを用いた156MbpsTCサブレイヤLSIの開発
- ボディ浮遊SOI MOSトランジスタの電流駆動能力低下メカニズムとその改善構造
- パーシャルトレンチ分離構造を用いたバルクレイアウト互換0.18μm SOI CMOS技術
- フィールドシールド分離SOI MOSFETにおける放射線耐性の解析
- フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
- 高抵抗基板とハイブリッドトレンチ分離を用いた0.18μmSOI技術のRF/アナログ混載への応用について
- ボディ電圧制御型SOIゲートアレイを用いた0.5V 320MHz 8ビットMUX/DEMUX
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- ボディバイアス可変型SOI-CMOSドライバー回路
- 高速通信用LSIにおけるSOI/CMOS 回路設計技術
- PHS用中間周波数処理LSI ( アナログ・アナデジLSIおよび一般)
- オンチップインダクタを用いた低歪みダウンミキサ回路
- [招待論文] CGに適した機能を有する 286MHz、64ビット浮動小数点乗算器
- [招待論文] 高速浮動小数点加算器のための桁落ちシフト量予測回路の提案
- [招待論文] 新しいキャリーセレクト方式(MCS)を使った64ビットキャリールックアヘッドCMOS加算器
- 電圧・温度補償されたAPD-ECL回路及びECLとCMOSの消費電力比較方法の提案
- アクティブボディ効果を利用した低電源電圧動作可能なSOI CMOS低雑音増幅器
- 3.0Gb/s,272mW,8:1マルチプレクサ/4.1Gb/s,388mW,1:8デマルチプレクサ
- 電圧補償された低電圧動作バイポーラシリーズゲート回路
- デュアルオフセット構造を有する135GHzf_SOI MOSFETの高周波アナログ混載技術
- 低電圧動作ゲートアレイ向けSRAMメモリセルの高速化検討
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM(IEDM特集:先端CMOSデバイス・プロセス技術)
- SOI CMOSプロセスを用いて作成したL帯整合回路一体形Si-MMIC低雑音増幅器
- SOI CMOSプロセスを用いて作成したL帯Si-MMIC整合回路一体形低雑音増幅器
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- ハイブリッドトレンチ分離SOIデバイスにおけるボディ電位制御技術(半導体Si及び関連材料・評価)
- 回路およびデバイス工夫による極低電圧動作SRAMの実現 : 非対称MOSFETおよびフォワードボディーバイアス技術を用いた0.5V 100MHz PD-SOI SRAMの開発(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- ボディバイアス可変型SOI-CMOSドライバー回路
- ボディバイアス可変型SOI-CMOSドライバー回路
- 高速通信用LSIにおけるSOI/CMOS 回路設計技術
- 高速通信用LSIにおけるSOI/CMOS 回路設計技術
- パストランジスタBiCMOSゲートを用いた高速64ビット加算器
- 1.8V,2.5GHz動作マルチプレクサ/デマルチプレクサ M69897VP/M69899VP (特集 IT時代におけるLSI)
- 疑似乱数アドレッシングによるRAMテストに適したテストパターンの提案