ボディ電圧制御型SOIゲートアレイを用いた0.5V 320MHz 8ビットMUX/DEMUX

スポンサーリンク

概要

• 論文の詳細を見る

• 低電源電圧におけるLSIの高速、低電力動作を実現する手段としてボディ(ウエル)電位を動的に変化させる回路技術が提案されている。今回、0.32umボディ電圧制御型SOI/CMOSゲートアレイを開発した。また、ドレイン容量が小さいというSOI/CMOSのメリッとを活かした新規フリップフロップ回路の提案を行い、本回路を用いてゲートアレイ上に携帯機器等の通信用LSIシステムのキーデバイスである8ビットMultiplexer, Demultiplexerを試作し、評価を行った。0.5Vの低電源電圧のもとで、Demultiplexerは380MHz, 2mW、Multiplexerは389MHz, 1.4mWの高速、超低電力動作を得た。

• 社団法人電子情報通信学会の論文
• 1998-08-20

著者

• 名倉 徹

  東京大学VDEC

• 名倉 徹

  三菱電機(株)システムlsi事業化推進センター

• 上田 公大

  三菱電機(株) システムLSI研究所

• 益子 耕一郎

  三菱電機(株)

• 益子 耕一郎

  三菱電機株式会社システムlsi事業化推進センター

• 廣田 尊則

  三菱電機(株)システムLSI事業統括部

• 浜野 尚徳

  三菱電機(株)システムLSI事業統括部

• 上田 公大

  三菱電機株式会社

関連論文

• フィードバック制御を用いた時間差増幅回路(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• SOI/CMOSプロセスを用いた156MbpsTCサブレイヤLSIの開発
• フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
• 高抵抗基板とハイブリッドトレンチ分離を用いた0.18μmSOI技術のRF/アナログ混載への応用について
• ボディ電圧制御型SOIゲートアレイを用いた0.5V 320MHz 8ビットMUX/DEMUX
• 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
• 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
• ボディバイアス可変型SOI-CMOSドライバー回路
• 高速通信用LSIにおけるSOI/CMOS 回路設計技術
• PHS用中間周波数処理LSI ( アナログ・アナデジLSIおよび一般)
• オンチップインダクタを用いた低歪みダウンミキサ回路
• [招待論文] CGに適した機能を有する 286MHz、64ビット浮動小数点乗算器
• [招待論文] 高速浮動小数点加算器のための桁落ちシフト量予測回路の提案
• [招待論文] 新しいキャリーセレクト方式(MCS)を使った64ビットキャリールックアヘッドCMOS加算器
• 電圧・温度補償されたAPD-ECL回路及びECLとCMOSの消費電力比較方法の提案
• アクティブボディ効果を利用した低電源電圧動作可能なSOI CMOS低雑音増幅器
• 3.0Gb/s,272mW,8:1マルチプレクサ/4.1Gb/s,388mW,1:8デマルチプレクサ
• 電圧補償された低電圧動作バイポーラシリーズゲート回路
• 低電圧動作ゲートアレイ向けSRAMメモリセルの高速化検討
• フィードバック制御を用いた時間差増幅回路(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• SOI CMOSプロセスを用いて作成したL帯整合回路一体形Si-MMIC低雑音増幅器
• SOI CMOSプロセスを用いて作成したL帯Si-MMIC整合回路一体形低雑音増幅器
• 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
• di/dt検出回路を用いた基板ノイズ低減の最適化(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
• di/dt検出回路を用いた基板ノイズ低減の最適化(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
• 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
• 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
• ボディバイアス可変型SOI-CMOSドライバー回路
• ボディバイアス可変型SOI-CMOSドライバー回路
• 高速通信用LSIにおけるSOI/CMOS 回路設計技術
• 高速通信用LSIにおけるSOI/CMOS 回路設計技術
• パストランジスタBiCMOSゲートを用いた高速64ビット加算器
• 疑似乱数アドレッシングによるRAMテストに適したテストパターンの提案
• 時間差増幅回路の発想から発表まで(招待講演,学生・若手研究会)

もっと見る 閉じる

スポンサーリンク