di/dt検出回路を用いた基板ノイズ低減の最適化(<特集>チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)

スポンサーリンク

概要

論文の詳細を見る
本論文では、前研究により提案されているdi/dt検出回路を用いたフィードフォワード・アクティブ基板ノイズ低減手法に関して、さらなるノイズ低減に向けた検討について報告する。さらなるノイズ低減を実現するために、本研究ではdi/dt検出回路を構成する要素ブロックのパラメータの解析を行うとともに、キャンセル信号注入場所の依存性や、DCブロック容量の依存性などについても解析を行った。提案回路は0.35μm CMOSプロセスを用いて実現した。キャンセル信号注入はノイズ源から遠いほど効果的であり、また、キャンセラーの利得を増やすことよりも、サイズの大きいインダクタを搭載する方が効果的であることを実験的に示した。
社団法人電子情報通信学会の論文
2008-01-10

著者

関連論文

もっと見る

スポンサーリンク