行並列探索回路による高速3次元形状計測イメージセンサ(アナログ・ディジアナ・センサ,通信用LSI)
スポンサーリンク
概要
- 論文の詳細を見る
光切断法に基づく3次元計測システムは,簡易な演算で高い精度の距離計測を実現する.しかし,高解像度かつ高速な計測を実現するには,投射シート光の走査に対する膨大な位置検出を実行する必要がある.本稿では,我々の提案する行並列探索アーキテクチャをセンサ面上に実装し,センサ面に結像した投射シート光の高速位置検出を可能とした3次元形状計測イメージセンサを報告する.0.18μm CMOSプロセスによる375×365画素イメージセンサの試作では,目標とする1,000枚/秒の3次元形状計測に充分な394.5 kHzのフレームアクセス速度を確認した.試作イメージセンサは,高速なアクセス速度を利用した複数サンプリング動作により,位置検出のサブピクセル精度を改善し,600mmの距離に対して1.1Omm以下の高い距離精度を実現する.
- 社団法人電子情報通信学会の論文
- 2004-07-06
著者
-
池田 誠
東京大学大規模集積システム設計教育研究センター
-
浅田 邦博
東京大学大規模集積システム設計教育研究センター
-
大池 祐輔
東京大学 大学院 工学系研究科
-
浅田 邦博
東京大学大学院工学系研究科電子工学専攻
-
大池 祐輔
東京大学大学院工学系研究科
-
浅田 邦博
東京大学大学院工学系研究科
-
池田 誠
東京大学大学院工学系研究科
関連論文
- 高速三次元形状取得手法 : ISSCC2010高速イメージセンサー技術フォーラム報告(固体撮像技術)
- 行並列二分木探索回路による高速3次元距離計測イメージセンサ(固体撮像技術)
- C-12-72 適応型行並列走査三次元イメージセンサ(C-12.集積回路,一般セッション)
- システムLSIにおける電源線雑音の測定・低減手法(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 微細CMOSの多層配線における光学特性の評価(携帯電話用カメラ,デジタルスチルカメラ,ビデオカメラ(ハイビジョン)とそのためのイメージセンサ,モジュール,特別企画「CCD誕生40周年記念講演-黎明期-」)
- D-11-67 実時間三次元画像取得システム実現のための高速なセンサ制御・データ転送 FPGA の設計と評価
- C-12-11 細粒度自己同期式パイプライン設計のためのダイナミック回路(C-12.集積回路,一般セッション)
- C-12-19 LSIの動作信頼性の向上に向けた実時間オンチップモニタリング機能の実装とその面積評価(C-12.集積回路,一般セッション)
- 高速三次元形状取得手法 : ISSCC2010高速イメージセンサー技術フォーラム報告
- 行並列二分木探索回路による高速3次元距離計測イメージセンサ
- C-12-16 差動遅延素子を用いたカスケード型時間増幅器(C-12.集積回路,一般セッション)
- C-12-62 Time-of-Flight法に向けたMAGFETの試作及び検討(C-12.集積回路,一般セッション)
- 大規模集積システム設計教育研究センターによるVLSI設計教育・研究の支援
- VLSI設計教育研究センターを利用した教育
- リアルタイム三次元メッシュ生成ハードウェア(立体映像技術一般)
- 行並列探索回路による高速3次元形状計測イメージセンサ(アナログ・ディジアナ・センサ,通信用LSI)
- 複合現実感応用に向けた高速・低輝度IDビーコン検出イメージセンサ(ヒューマンインタフェースとバーチャルリアリティ)
- C-12-37 同期式階層探索構造による高速・低電圧連想プロセッサ(C-12.集積回路D(メモリ))
- 光切断法による高精細・実時間3次元撮像システム(インテリジェントセンシングのためのデバイス・システム)
- 高感度・高選択性および広ダイナミックレンジを実現する変調光検波型イメージセンサと距離計測への応用(VSLI一般(ISSCC'03関連特集))
- 光切断法に基づく640×480実時間距離センサ
- 衝突防止システムに向けた行並列処理による超高速ポジション検出センサ
- 衝突防止システムに向けた行並列処理による超高速ポジション検出センサ
- 高解像度三次元動画撮像のための高速な投射光検出手法とその実装(高機能イメージセンサ)
- 同期式高速ハミング距離検索連想メモリ
- C-12-47 高感度ポジション検出のための新しい画素回路の検討
- C-12-27 相関検波を用いた3次元計測向けイメージセンサ
- 複数IPコア回路におけるスリーププブロックの寄生容量を用いたチップ内電源共振雑音低減手法(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 複数IPコア回路におけるスリープブロックの寄生容量を用いたチップ内電源共振雑音低減手法(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- マイクロプロセッサにおけるデータバス信号系列の統計的解析および擬似データ生成モデルの提案
- C-12-4 SoCのオンチップテストのためのプログラム環境(C-12.集積回路A(設計・テスト・実装技術),一般講演)
- FPGAを用いたディジタルシステム検証とシステムの実現
- C-12-39 インバータチェーンを用いたパルス幅メモリ(C-12.集積回路,一般セッション)
- C-12-33 時間差増幅器を用いた高解像度時間差ディジタル変換器(センサ・3次元撮像素子,C-12.集積回路,一般セッション)
- A-1-19 スキューを用いた高精度の光学的ポジションセンサー(A-1.回路とシステム,一般セッション)
- B-5-34 ばらつきに強い近接トランシーバー回路(B-5.無線通信システムA(移動通信),一般セッション)
- C-12-22 複数di/dt検出回路を用いた基板ノイズ低減手法(C-12.集積回路C(アナログ),一般講演)
- スタブを用いた電源安定化手法(信号解析,アルゴリズム,回路設計)
- スタブを用いた電源安定化手法(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- スタブを用いた電源安定化手法(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- スタブを用いた電源安定化手法(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- スタブを用いた電源安定化手法
- C-12-6 エラー伝搬に基づいた信頼性評価
- C-12-6 2線式ドミノ回路による終了検出型マイクロコントローラの設計(C-12.集積回路B(ディジタル),一般講演)
- 集積回路の配線インダクタンスの解析モデルの測定による検証(システム設計及び一般)
- 集積回路の配線インダクタンスの解析モデルの測定による検証(システム設計及び一般)
- 低消費電力チップインタフェースのための適応型コード帳符号化方式の回路評価
- 適応型コード帳符号化による低消費電力チップインタフェースの検討
- 電源グリッドモデルにおける多端子F行列を用いた高速ノイズ評価手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 電源グリッドモデルにおける多端子F行列を用いた高速ノイズ評価手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 伝達関数を用いた電源ノイズ見もり手法
- 伝達関数を用いた電源ノイズ見もり手法
- ISSCC2009 Medical Image Sensors Forum報告(固体撮像技術および一般)
- ワイドダイナミックレンジイメージセンサーの研究動向(携帯電話用カメラ,デジタルスチルカメラ,ビデオカメラ(ハイビジョン)とそのためのイメージセンサ,モジュール)
- D-11-21 低ビットレートにおけるMPEG-4符号化パラメータの検討
- PA-2-1 3周年を迎えるVDECの活動報告
- オンチップ電圧スキャンパスを用いた電源電圧変動検証手法
- オンチップ電圧スキャンパスを用いた電源電圧変動検証手法
- A-3-13 VLSI中の電源配線におけるノイズ測定回路
- 動的電圧制御をする自己同期型プロセッサ(システムオンシリコン設計技術並びにこれを活用したVLSI)
- C-12-23 小面積ディジタルプロセスばらつきモニタの特性評価(ばらつき補償・次世代回路,C-12.集積回路,一般セッション)
- A-3-15 セルレイアウトに対する光学パターン転写工程のばらつき耐性評価(A-3.VLSI設計技術,一般講演)
- A-3-12 キャラクタプロジェクションによる電子ビーム直描画技術におけるショット削減手法(A-3.VLSI設計技術,一般講演)
- A-3-20 非双対型CMOS回路に対応した複数列最小幅トランジスタ配置手法(A-3.VLSI設計技術,一般講演)
- セルレイアウトの歩留まり最適化のためのタイミング制約下におけるデコンパクション手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- セルレイアウトの歩留まり最適化のためのタイミング制約下におけるデコンパクション手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- セルレイアウトの歩留まり最適化のためのタイミング制約下におけるデコンパクション手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- セルレイアウトの歩留まり最適化のためのタイミング制約下におけるデコンパクション手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 充足可能性判定を用いたCMOS論理セルレイアウトの階層的生成手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 充足可能性判定を用いたCMOS論理セルレイアウトの階層的生成手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 充足可能性判定を用いたCMOS論理セルレイアウトの階層的生成手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 充足可能性判定を用いたCMOS論理セルレイアウトの階層的生成手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- CMOS論理セルレイアウトの網羅的生成による製造時の配線欠陥最小化手法(VLSIの設計/検証/テスト及び一般配置配線)
- CMOS論理セルレイアウトの網羅的生成による製造時の配線欠陥最小化手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- CMOS論理セルレイアウトの網羅的生成による製造時の配線欠陥最小化手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- CMOS論理セルレイアウトの網羅的生成による製造時の配線欠陥最小化手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- P-64 粘膜下子宮筋腫の腔内突出度による子宮鏡下手術の成績の検討
- C-12-34 2線式ドミノ回路の評価(C-12.集積回路ABC,一般講演)
- C-12-56 可変ブロックアクセスを用いた動き検出イメージセンサ
- 時分割投射光による実時間高速高精度3次元モデル取得のための複数視点システム(イメージセンシング技術とその応用)
- 2入力論理セルを有するPLAのための論理合成手法
- ISSCC2011 Imager Forum : Image Sensors for 3D Capture報告(固体撮像技術および一般)
- リアルタイム三次元メッシュ生成ハードウェア
- 限量子付ブール式の充足可能性判定を用いた論理式の最小因数分解手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 限量子付ブール式の充足可能性判定を用いた論理式の最小因数分解手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 限量子付ブール式の充足可能性判定を用いた論理式の最小因数分解手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 限量子付ブール式の充足可能性判定を用いた論理式の最小因数分解手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 高速トランジスタ配置を用いたしセル内寄生見積もり手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 高速トランジスタ配置を用いたセル内寄生見積もり手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 高速トランジスタ配置を用いたセル内寄生見積もり手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 高速トランジスタ配置を用いたセル内寄生見積もり手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 2入力論理セルを有する2線式PLA
- 2入力論理セルを有する2線式PLA
- AK-2-1 SoC設計概要(AK-2.SoCを支える最新EDA技術,ソサイエティ特別企画,ソサイエティ企画)
- 自己同期システムに向けた低電圧動作回路の最適化(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 自己同期システムに向けた低電圧動作回路の最適化(低電圧/低消費電力技術,新デバイス・回路とその応用)
- スマートイメージセンサーを用いた形状計測における背景光抑圧特性及び測距精度の評価(固体撮像技術および一般)
- 3次元形状計測カメラ : Smart Image Sensor を用いた高性能3次元形状測定システムの実現例
- C-12-63 最適化した自己同期向け回路の比較(C-12.集積回路,一般セッション)
- C-12-34 スマートイメージセンサにおける背景光下での変調光検出性能向上に関する検討(C-12.集積回路,一般セッション)