ディジタルアシストアナログ回路向けの自動テスト生成フレームワーク(システム設計と高位・論理設計,物理設計及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
本稿では、高速シリアルリンク内の適応型イコライザを題材としてディジタルアシストアナログ回路技術を用いた回路向けの自動テスト・スティミュラス生成技術を提案・評価している.筆者らが提案しているダイナミック・シグネチャベースのテスト手法において,対象の故障に対して,故障のあるデバイスと故障の無いデバイスのシグネチャの差をできるだけ最大化するようなテスト・スティミュラスを自動生成するために,遺伝的アルゴリズム(GA)を利用している.提案したテスト生成フレームワークでは,プロセスばらつきや信号ノイズを考慮しながらテスト・スティミュラスを生成することで,テストの誤判定を最小化している.シミュレーションによる実験により,5タップのフィード・フォワード型の適応型イコライザにおいて,提案手法によって通常では検知困難な故障を効率的に検知可能なテスト生成が可能であることを示した.
- 2010-09-20
著者
-
浅田 邦博
東京大学大規模集積システム設計教育研究センター
-
浅田 邦博
東京大学 大学院 工学系研究科
-
浅田 邦博
東京大学大学院工学系研究科電子工学専攻
-
浅田 邦博
東京大学大規模集積システム設計教育研究センター(vdec):東京大学大学院工学系研究科電気系工学専攻
-
小松 聡
東京大学大規模集積システム設計教育研究センター
-
古川 靖夫
株式会社アドバンテスト
-
ABBAS Mohamed
東京大学大規模集積システム設計教育研究センター
-
浅田 邦博
株式会社アドバンテスト
-
小松 聡
東京大学 大規模集積システム設計教育研究センター
関連論文
- スキューを用いた高精度の光位置センサー(高機能イメージセンシングとその応用)
- 行並列二分木探索回路による高速3次元距離計測イメージセンサ(固体撮像技術)
- CMOSイメージセンサのための多層配線層における光透過率の解析
- フィードバック制御を用いた時間差増幅回路(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- PMOS/NMOSのプロセスばらつきを独立に検出するためのリング型バッファチェインを用いたオンチップモニタ(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- C-12-72 適応型行並列走査三次元イメージセンサ(C-12.集積回路,一般セッション)
- システムLSIにおける電源線雑音の測定・低減手法(再構成可能デバイス/キャリブレーション,システムオンシリコン設計技術並びにこれを活用したVLSI)
- D-11-67 実時間三次元画像取得システム実現のための高速なセンサ制御・データ転送 FPGA の設計と評価
- C-12-11 細粒度自己同期式パイプライン設計のためのダイナミック回路(C-12.集積回路,一般セッション)
- C-12-19 LSIの動作信頼性の向上に向けた実時間オンチップモニタリング機能の実装とその面積評価(C-12.集積回路,一般セッション)
- 行並列二分木探索回路による高速3次元距離計測イメージセンサ
- C-12-16 差動遅延素子を用いたカスケード型時間増幅器(C-12.集積回路,一般セッション)
- C-12-62 Time-of-Flight法に向けたMAGFETの試作及び検討(C-12.集積回路,一般セッション)
- A-1-11 低EMI自己同期高速伝送インターフェイス(A-1.回路とシステム,一般講演)
- 大規模集積システム設計教育研究センターによるVLSI設計教育・研究の支援
- VLSI設計教育研究センターを利用した教育
- 大学におけるVLSIチップ試作
- VLSI 設計教育の現状と将来
- リアルタイム三次元メッシュ生成ハードウェア(立体映像技術一般)
- 変調光検波による画像認識支援カラーイメージセンサ
- 行並列探索回路による高速3次元形状計測イメージセンサ
- 行並列探索回路による高速3次元形状計測イメージセンサ(アナログ・ディジアナ・センサ,通信用LSI)
- 複合現実感応用に向けた高速・低輝度IDビーコン検出イメージセンサ(ヒューマンインタフェースとバーチャルリアリティ)
- C-12-37 同期式階層探索構造による高速・低電圧連想プロセッサ(C-12.集積回路D(メモリ))
- 光切断法による高精細・実時間3次元撮像システム(インテリジェントセンシングのためのデバイス・システム)
- 高感度・高選択性および広ダイナミックレンジを実現する変調光検波型イメージセンサと距離計測への応用(VSLI一般(ISSCC'03関連特集))
- 光切断法に基づく640×480実時間距離センサ
- 衝突防止システムに向けた行並列処理による超高速ポジション検出センサ
- 衝突防止システムに向けた行並列処理による超高速ポジション検出センサ
- 高解像度三次元動画撮像のための高速な投射光検出手法とその実装(高機能イメージセンサ)
- 同期式高速ハミング距離検索連想メモリ
- C-12-47 高感度ポジション検出のための新しい画素回路の検討
- C-12-27 相関検波を用いた3次元計測向けイメージセンサ
- 複数IPコア回路におけるスリーププブロックの寄生容量を用いたチップ内電源共振雑音低減手法(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 複数IPコア回路におけるスリープブロックの寄生容量を用いたチップ内電源共振雑音低減手法(要素回路技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- マイクロプロセッサにおけるデータバス信号系列の統計的解析および擬似データ生成モデルの提案
- ディジタルアシストアナログ回路向けの自動テスト生成フレームワーク(システム設計と高位・論理設計,物理設計及び一般)
- 実装技術の時代
- PMOS/NMOSのプロセスばらつきを独立に検出するためのリング型バッファチェインを用いたオンチップモニタ(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- C-12-4 SoCのオンチップテストのためのプログラム環境(C-12.集積回路A(設計・テスト・実装技術),一般講演)
- 充足可能性判定を利用した最適コード生成手法
- C-12-39 インバータチェーンを用いたパルス幅メモリ(C-12.集積回路,一般セッション)
- C-12-33 時間差増幅器を用いた高解像度時間差ディジタル変換器(センサ・3次元撮像素子,C-12.集積回路,一般セッション)
- A-1-19 スキューを用いた高精度の光学的ポジションセンサー(A-1.回路とシステム,一般セッション)
- B-5-34 ばらつきに強い近接トランシーバー回路(B-5.無線通信システムA(移動通信),一般セッション)
- di/dt検出回路を用いた基板ノイズ低減の最適化(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- di/dt検出回路を用いた基板ノイズ低減の最適化(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- C-12-22 複数di/dt検出回路を用いた基板ノイズ低減手法(C-12.集積回路C(アナログ),一般講演)
- スタブを用いた電源安定化手法(信号解析,アルゴリズム,回路設計)
- スタブを用いた電源安定化手法(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- スタブを用いた電源安定化手法(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- スタブを用いた電源安定化手法(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- スタブを用いた電源安定化手法
- C-12-6 エラー伝搬に基づいた信頼性評価
- di/dt検出回路を用いたアクティブ基板ノイズ低減回路の検討(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- di/dt検出回路を用いたアクティブ基板ノイズ低減回路の検討(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- di/dt検出回路を用いたアクティブ基板ノイズ低減回路の検討
- di/dt検出回路を用いたアクティブ基板ノイズ低減回路の検討
- 連想プロセッサによる三次元モデリング手法 (情報センシング コンシューマエレクトロニクス)
- C-12-6 2線式ドミノ回路による終了検出型マイクロコントローラの設計(C-12.集積回路B(ディジタル),一般講演)
- シフト型終了予測加算器の設計及びマイクロプロセッサへの応用
- 終了検出型パイプライン加算器を用いた疑似非同期式マイクロプロセッサの設計
- 終了検出型パイプライン加算器を用いた疑似非同期式マイクロプロセッサの設計
- 終了検出型パイプライン加算器を用いた疑似非同期式マイクロプロセッサの設計
- 集積回路の配線インダクタンスの解析モデルの測定による検証(システム設計及び一般)
- 集積回路の配線インダクタンスの解析モデルの測定による検証(システム設計及び一般)
- 低消費電力チップインタフェースのための適応型コード帳符号化方式の回路評価
- 適応型コード帳符号化による低消費電力チップインタフェースの検討
- 電源グリッドモデルにおける多端子F行列を用いた高速ノイズ評価手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 電源グリッドモデルにおける多端子F行列を用いた高速ノイズ評価手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 伝達関数を用いた電源ノイズ見もり手法
- 伝達関数を用いた電源ノイズ見もり手法
- A-3-9 Read-Once接点回路網合成手法(A-3.VLSI設計技術,一般講演)
- オンチップ電圧スキャンパスを用いた電源電圧変動検証手法
- オンチップ電圧スキャンパスを用いた電源電圧変動検証手法
- 動的電圧制御をする自己同期型プロセッサ(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 動的電圧制御をする自己同期型プロセッサ(システムオンシリコン設計技術並びにこれを活用したVLSI)
- C-12-23 小面積ディジタルプロセスばらつきモニタの特性評価(ばらつき補償・次世代回路,C-12.集積回路,一般セッション)
- A-3-15 セルレイアウトに対する光学パターン転写工程のばらつき耐性評価(A-3.VLSI設計技術,一般講演)
- A-3-12 キャラクタプロジェクションによる電子ビーム直描画技術におけるショット削減手法(A-3.VLSI設計技術,一般講演)
- A-3-20 非双対型CMOS回路に対応した複数列最小幅トランジスタ配置手法(A-3.VLSI設計技術,一般講演)
- セルレイアウトの歩留まり最適化のためのタイミング制約下におけるデコンパクション手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- セルレイアウトの歩留まり最適化のためのタイミング制約下におけるデコンパクション手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- セルレイアウトの歩留まり最適化のためのタイミング制約下におけるデコンパクション手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- セルレイアウトの歩留まり最適化のためのタイミング制約下におけるデコンパクション手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 充足可能性判定を用いたCMOS論理セルレイアウトの階層的生成手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 充足可能性判定を用いたCMOS論理セルレイアウトの階層的生成手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 充足可能性判定を用いたCMOS論理セルレイアウトの階層的生成手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 充足可能性判定を用いたCMOS論理セルレイアウトの階層的生成手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- CMOS論理セルレイアウトの網羅的生成による製造時の配線欠陥最小化手法(VLSIの設計/検証/テスト及び一般配置配線)
- CMOS論理セルレイアウトの網羅的生成による製造時の配線欠陥最小化手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- CMOS論理セルレイアウトの網羅的生成による製造時の配線欠陥最小化手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- CMOS論理セルレイアウトの網羅的生成による製造時の配線欠陥最小化手法(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- パストランジスタ回路に適用したオフセット電圧自己補償センスアンプ回路の試作評価
- CAS2000-19 / VLD2000-28 / DSP2000-40 パストランジスタ回路に適用したオフセット電圧自己補償センスアンプの動作評価
- CAS2000-19 / VLD2000-28 / DSP2000-40 パストランジスタ回路に適用したオフセット電圧自己補償センスアップの動作評価
- CAS2000-19 / VLD2000-28 / DSP2000-40 パストランジスタ回路に適用したオフセット電圧自己補償センスアンプの動作評価
- フローティングボディ型SOI MOSFETにおける正孔引き抜き機構のシミュレーション評価
- フローティングボディ型SOI MOSFETにおける正孔引き抜き機構のシミュレーション評価
- フローティングボディ型SOI MOSFETにおける正孔引き抜き機構のシミュレーション評価