SOI/CMOSプロセスを用いた156MbpsTCサブレイヤLSIの開発
スポンサーリンク
概要
- 論文の詳細を見る
高速・大容量の光伝送装置を開発するためには、高速・大規模LSIの低消費電力化が不可欠である。先に0.8μmBiCMOSプロセスを用いて開発した156MbpsTCサブレイヤ処理LSIについて報告した。今回、TCサブレイヤLSI処理LSIをSOI/CMOSプロセス(Silicon On Insulator)を用いて開発することで、超低消費電力化を達成できた。本稿ではLSIの機能および性能について報告する。
- 社団法人電子情報通信学会の論文
- 1997-08-13
著者
-
武内 良祐
三菱電機(株) 通信機製作所
-
小崎 成治
三菱電機(株) 情報技術総合研究所
-
上田 公大
三菱電機(株) システムLSI研究所
-
上田 広之
三菱電機(株) 通信システム統括事業部
-
上田 公大
三菱電機株式会社
-
上田 広之
三菱電機
関連論文
- SOI/CMOSプロセスを用いた156MbpsTCサブレイヤLSIの開発
- フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
- 高抵抗基板とハイブリッドトレンチ分離を用いた0.18μmSOI技術のRF/アナログ混載への応用について
- ボディ電圧制御型SOIゲートアレイを用いた0.5V 320MHz 8ビットMUX/DEMUX
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- ボディバイアス可変型SOI-CMOSドライバー回路
- 高速通信用LSIにおけるSOI/CMOS 回路設計技術
- 電圧・温度補償されたAPD-ECL回路及びECLとCMOSの消費電力比較方法の提案
- アクティブボディ効果を利用した低電源電圧動作可能なSOI CMOS低雑音増幅器
- 3.0Gb/s,272mW,8:1マルチプレクサ/4.1Gb/s,388mW,1:8デマルチプレクサ
- 電圧補償された低電圧動作バイポーラシリーズゲート回路
- SOI CMOSプロセスを用いて作成したL帯整合回路一体形Si-MMIC低雑音増幅器
- SOI CMOSプロセスを用いて作成したL帯Si-MMIC整合回路一体形低雑音増幅器
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- ボディバイアス可変型SOI-CMOSドライバー回路
- ボディバイアス可変型SOI-CMOSドライバー回路
- 高速通信用LSIにおけるSOI/CMOS 回路設計技術
- 高速通信用LSIにおけるSOI/CMOS 回路設計技術
- パストランジスタBiCMOSゲートを用いた高速64ビット加算器
- GE-PON方式におけるIPマルチキャスト放送の安全性向上に関する一検討(アクセス,次世代ネットワーク,電灯線通信,一般)
- GE-PON方式におけるIPマルチキャスト放送の安全性向上に関する一検討
- マルチT-CONT対応動的帯域制御方式におけるミニスロット割当方法の検討
- マルチT-CONT対応動的帯域制御方式におけるミニスロット割当方法の検討
- ATMアクセスシステム (特集2 ATM通信)
- ATM加入者線伝送システム (特集"マルチメディア社会を支える先端技術")
- 無線LANのGE-PONシステムへの収容に関する一検討
- 無線LANのGE-PONシステムへの収容に関する一検討
- G-PON TCプロトコルの性能比較とマルチサービスのための提案