[招待論文] 新しいキャリーセレクト方式(MCS)を使った64ビットキャリールックアヘッドCMOS加算器
スポンサーリンク
概要
- 論文の詳細を見る
新しいキャリーセレクト方式(Modified Carry Select)を使った64ビットキャリールックアヘッド(CLA) CMOS加算器を設計した。高速かつ小面積な加算器を設計するために、アーキテクチャレベルでの遅延時間と面積の最適化を図った。この最適化はゲート自体の遅延ばかりでなく配線遅延とゲート負荷(F.O.)遅延も考慮に入れている。結果、遅延時間2.6nsec、面積0.27mm^2(電源電圧3.3V、0.5μmCMOS)の高速かつ小面積を達成した。また、この加算器に使われている新しいキャリーセレクト方式(Modified Carry Select)は従来のキャリーセレクト方式と比べて2 0%面積の削減を可能にしている。
- 社団法人電子情報通信学会の論文
- 1995-10-19
著者
-
角 正
三菱電機株式会社システムLSI開発研究所
-
角 正
三菱電機(株)システムLSI開発研究所
-
益子 耕一郎
三菱電機株式会社システムlsi事業化推進センター
-
牧野 博之
三菱電機株式会社 システムLSI開発研究所
-
鈴木 弘明
三菱電機株式会社 システムLSI開発研究所
-
森中 浩之
三菱電機株式会社 システムLSI開発研究所
-
中瀬 泰伸
三菱電機株式会社 システムLSI開発研究所
-
鈴木 弘明
株式会社ルネサステクノロジ
-
中瀬 泰伸
ルネサスエレクトロニクス
-
森中 浩之
三菱電機株式会社 システムlsi開発研究所 設計技術開発第二部第1グループ
関連論文
- 6-3 プログラマブル実時間MPEG2ビデオエンコーダチップセット
- MPEG2対応、5GOPS、マクロブロックレベル画素処理プロセッサ
- フィールドシールドアイソレーション技術を用いた0.35μm大規模SOIゲートアレー
- 高抵抗基板とハイブリッドトレンチ分離を用いた0.18μmSOI技術のRF/アナログ混載への応用について
- ボディ電圧制御型SOIゲートアレイを用いた0.5V 320MHz 8ビットMUX/DEMUX
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- ボディバイアス可変型SOI-CMOSドライバー回路
- 高速通信用LSIにおけるSOI/CMOS 回路設計技術
- PHS用中間周波数処理LSI ( アナログ・アナデジLSIおよび一般)
- オンチップインダクタを用いた低歪みダウンミキサ回路
- [招待論文] CGに適した機能を有する 286MHz、64ビット浮動小数点乗算器
- [招待論文] 高速浮動小数点加算器のための桁落ちシフト量予測回路の提案
- [招待論文] 新しいキャリーセレクト方式(MCS)を使った64ビットキャリールックアヘッドCMOS加算器
- 電圧・温度補償されたAPD-ECL回路及びECLとCMOSの消費電力比較方法の提案
- 3.0Gb/s,272mW,8:1マルチプレクサ/4.1Gb/s,388mW,1:8デマルチプレクサ
- 電圧補償された低電圧動作バイポーラシリーズゲート回路
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- レファレンスフィードフォワードアーキテクチャを用いた10-bit 50MS/s 300mW A/Dコンバータ ( アナログ・アナデジLSIおよび一般)
- 800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
- 800Mbps動作DDRメモリ対応DLLおよび90゜位相シフタ
- 部分空乏型トランジスタを用いたCADライブラリ共有型SOI/CMOSゲートアレイ
- 800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
- 負バイアス回路で動作マージンを改善したクロスポイント8T-SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 10-bit A/Dコンバータを内蔵したアナ/デシ混在LSIのアナログIDDQテスト方法
- ビット線負荷交互配置構成を用いた5ns32K×8/×9bi-CMOS TTL SRAM
- 融合系Bi-nMOSゲートを用いた同期式256K Bi-CMOS ECL RAM
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- ボディバイアス可変型SOI-CMOSドライバー回路
- ボディバイアス可変型SOI-CMOSドライバー回路
- 高速通信用LSIにおけるSOI/CMOS 回路設計技術
- 高速通信用LSIにおけるSOI/CMOS 回路設計技術
- 改良型Wallace-Treeを用いたコンパクト54×54-bit乗算器の設計
- 改良型Wallace-Treeを用いたコンパクト54×54-bit乗算器の設計
- 改良型Wallace-Treeを用いたコンパクト54×54-bit乗算器の設計
- クロックサンプリング法を用いた200MHz Bit/Frame同期回路
- MPEG2準拠画像符号化チップセットを用いた実時間符号化ボードの開発
- MPEG2動き検出LSI
- MPEG2実時間符号化システムチップセットの開発 : チップセットアーキテクチャーと制御LSIの設計
- 45nm CMOSにおけるばらつき低減を目的とした基板バイアス制御技術の提案(学生・若手研究会)
- エラー検出FFを用いたDVSにおけるShort Path PenaltyとOR-Tree Latencyの低減手法(招待講演1,物理設計及び一般)
- 寄生バイポーラトランジスタを用いた1.0-3.6V, 200Mbpsプッシュプル型出力バッファ(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 寄生バイポーラトランジスタを用いた1.0-3.6V, 200Mbpsプッシュプル型出力バッファ(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- ASSP向けVLIWコード圧縮技法
- ASSP向けVLIWコード圧縮技法
- ASSP向けVLIWコード圧縮技法
- 浮動小数点累乗演算器の高速化
- パストランジスタBiCMOSゲートを用いた高速64ビット加算器
- BiCMOSワイヤドOR論理
- 改良型ABC-MT-CMOS回路を用いたスタンバイ電流0.9μAの低消費電力DSPコア
- 改良型ABC-MT-CMOS回路を用いたスタンバイ電流0.9μAの低消費電力DSPコア
- ATMスイッチ用検索機能付きアドレスキュー
- ATMスイッチ用検索機能付きアドレスキュー
- 基板バイアス自動制御MT-CMOS回路技術を用いたLSIの低消費電力化