クロックサンプリング法を用いた200MHz Bit/Frame同期回路
スポンサーリンク
概要
- 論文の詳細を見る
クロックサンプリング法におけるクロック抽出回路と, フレーム同期をつかさどるS/PコンバータからなるBit/Frame同期回路を提案する。Bit抽出回路はPLLから生成する7相クロックからデータラッチに最適なクロックを選択する。Frame同期回路はデータをパラレル展開すると同時に, 入力データのフレーム位相を外部からのフレームパルスを用いて, チップ内システム位相に同期させる。回路構成の工夫により, Bit同期回路一つあたり, 622Mbpsのスループット, 15mWの消費電力を実現した。プロセスは3層アルミ, 0.5μmCMOSを使用した。
- 社団法人電子情報通信学会の論文
- 1996-05-24
著者
-
角 正
三菱電機(株)システムLSI開発研究所
-
近藤 晴房
三菱電機システムLSI開発研究所
-
松田 吉雄
三菱電機システムLSI開発研究所
-
吉村 勉
三菱電機システムLSI事業化推進センター
-
松田 吉雄
三菱電機システムlsi事業化推進センター
-
吉村 勉
大阪工業大学
-
角 正
三菱電機システムLSI開発研究所
-
吉村 勉
大阪工業大学工学部電気電子システム工学科
関連論文
- 6-3 プログラマブル実時間MPEG2ビデオエンコーダチップセット
- MPEG2対応、5GOPS、マクロブロックレベル画素処理プロセッサ
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- [招待論文] CGに適した機能を有する 286MHz、64ビット浮動小数点乗算器
- [招待論文] 高速浮動小数点加算器のための桁落ちシフト量予測回路の提案
- [招待論文] 新しいキャリーセレクト方式(MCS)を使った64ビットキャリールックアヘッドCMOS加算器
- レファレンスフィードフォワードアーキテクチャを用いた10-bit 50MS/s 300mW A/Dコンバータ ( アナログ・アナデジLSIおよび一般)
- 800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
- 800Mbps動作DDRメモリ対応DLLおよび90゜位相シフタ
- 800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
- C-12-2 分散の係数からみたSRAMの書込みマージンの定義に関する検討(メモリ技術,C-12.集積回路,一般セッション)
- 10-bit A/Dコンバータを内蔵したアナ/デシ混在LSIのアナログIDDQテスト方法
- ディジタルフィルタリングによるテスト用アナログ波形の発生方法
- C-12-48 線形位相比較器をもつCDR-PLLのプルインレンジとチャージポンプ電流ばらつきに関する一考察(C-12.集積回路,一般セッション)
- C-12-49 電圧制御型発振器(VCO)の高調波ノイズに対する応答の研究(C-12.集積回路,一般セッション)
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- クロックサンプリング法を用いた200MHz Bit/Frame同期回路
- MPEG2準拠画像符号化チップセットを用いた実時間符号化ボードの開発
- MPEG2動き検出LSI
- MPEG2実時間符号化システムチップセットの開発 : チップセットアーキテクチャーと制御LSIの設計
- C-12-7 指数ゴロム符号の復号回路(C-12.集積回路,一般セッション)
- ATMスイッチ用検索機能付きアドレスキュー
- ATMスイッチ用検索機能付きアドレスキュー
- 20Gb/s ATMスイッチのMCM化
- 集線形シェアドバッファATMスイッチLSIの開発
- 0.5μm CMOS技術による共通バッファ形ATMスイッチのLSI構成
- 集線形シェアドマルチバッファATMスイッチのバッファサイズ評価
- 共通バッファ形ATMスイッチ用検索機能付きアドレスキュー
- 集線形シェアドマルチバッファATMスイッチのアーキテクチャ
- ATM用検索機能付きアドレスキュー
- CDR-PLLにおける周波数引き込みシミュレーションの解析(ポスター講演,学生・若手研究会)
- LC-VCOとリング型VCOのノイズ感度の比較および解析(ポスター講演,学生・若手研究会)
- 伝達関数の計算によるADPLLの低位相雑音設計
- メタステープルを考慮したTDC回路の最適化およびADPLLの設計(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
- 位相同期回路間における干渉ノイズのシミュレーション解析(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
- メタステーブルを考慮したTDC回路の最適化およびADPLLの設計
- 位相同期回路間における干渉ノイズのシミュレーション解析
- 閉ループ制御を用いたISF感度解析の新しい手法の提案
- 位相比較器の非線形性を考慮したCDR-PLL回路のプルイン動作解析