10-bit A/Dコンバータを内蔵したアナ/デシ混在LSIのアナログIDDQテスト方法

スポンサーリンク

概要

• 論文の詳細を見る

• 10ビットA/Dコンバータ(ADC)を内蔵したアナ/デシ混在LSIの外部テストピンを使用せずにADCセルのファンクションエラーを検出するためのアナログIDDQテスト方法(Jagged Waveform Method: JW法)について述べる。この方法はアナログ電源に現れたのこぎり形状(Jagged Waveform)の電流波形を測定し、理想的な(正常状態の)電源電流波形と比較することで実現される。理想的な電源電流波形は、ADCセル内の1個のコンパレータの出力が変化したときの電源電流の差から得ることができる。この方法を10-bitサブレンジングADCセルに適用することにより、スイッチ接続不良等のファンクションエラーが外部テストピンを使用せずに検出できた。これにより、アナ/デシ混在LSIの外部テストピンは不要になり、チップ/パッケージサイズとLSIコストが減少する。

• 社団法人電子情報通信学会の論文
• 1995-12-14

著者

• 角 正

  三菱電機株式会社システムLSI開発研究所

• 角 正

  三菱電機(株)システムLSI開発研究所

• 熊本 敏夫

  株式会社ルネサステクノロジ

• 熊本 敏夫

  ルネサステクノロジ

• 伊藤 正雄

  株式会社ルネサステクノロジ

• 野田 寛

  三菱電機株式会社システムlsi開発研究所

• 伊藤 正雄

  三菱電機株式会社システムLSI開発研究所

• 熊本 敏夫

  三菱電機株式会社システムLSI開発研究所

• 多田 哲生

  三菱電機株式会社システムLSI開発研究所

関連論文

• 6-3 プログラマブル実時間MPEG2ビデオエンコーダチップセット
• MPEG2対応、5GOPS、マクロブロックレベル画素処理プロセッサ
• [招待論文] CGに適した機能を有する 286MHz、64ビット浮動小数点乗算器
• [招待論文] 高速浮動小数点加算器のための桁落ちシフト量予測回路の提案
• [招待論文] 新しいキャリーセレクト方式(MCS)を使った64ビットキャリールックアヘッドCMOS加算器
• 回路定数最適化システムを用いた11bit 160MS/s 1.35V 10mW D/Aコンバータ
• 90nmCMOSプロセスを用いた6bit3.5GS/s0.9V90mWフラッシュA/Dコンバータ(アナログ・デジアナ・センサ,通信用LSI)
• レファレンスフィードフォワードアーキテクチャを用いた10-bit 50MS/s 300mW A/Dコンバータ ( アナログ・アナデジLSIおよび一般)
• システムVLSI搭載用10bit, 20MS/s, 3V単一電源CMOS A/Dコンバータ
• 差動電圧/ディジタル変換回路を用いた10-bit 50MS/s 800mW A/Dコンバータ
• MOSFETフリッカ雑音のばらつきのバイアス依存性
• MOSFETフリッカ雑音のばらつきのバイアス依存性
• 10-bit A/Dコンバータを内蔵したアナ/デシ混在LSIのアナログIDDQテスト方法
• ディジタルフィルタリングによるテスト用アナログ波形の発生方法
• ビット線負荷交互配置構成を用いた5ns32K×8/×9bi-CMOS TTL SRAM
• 融合系Bi-nMOSゲートを用いた同期式256K Bi-CMOS ECL RAM
• クロックサンプリング法を用いた200MHz Bit/Frame同期回路
• MPEG2準拠画像符号化チップセットを用いた実時間符号化ボードの開発
• MPEG2動き検出LSI
• MPEG2実時間符号化システムチップセットの開発 : チップセットアーキテクチャーと制御LSIの設計
• テスト技術開発の効率化を目的としたテストシミュレーション技術の開発
• 90nm CMOSプロセスを用いた6bit 3.5GS/s 0.9V 90mWフラッシュA/Dコンバータ (情報センシング)

もっと見る 閉じる

スポンサーリンク