テスト技術開発の効率化を目的としたテストシミュレーション技術の開発

スポンサーリンク

概要

論文の詳細を見る
LSIの高速・多ピン・ファインピッチ比に伴い、テスト環境の影響により発生するノイズが増大しテスト不具合件数が増加すると予測される。それによりテスト技術開発の検証工期が延びチップ開発工期の長大化が予測される。そこで、テスト設計段階で事前にテストを精度よく検証し、不具合改善に有効なテストシミュレーション手法(チップ・パッケージ・ソケト・ボード・テスタのテスト系全体のシミュレーション)の検討を行った。これまで精度のよい電気特性モデルの入手が困難であったソケットのモデリング手法として伝送線路シミュレータを使用した分割モデリング手法を適用することで、電気特性の実測値に対し10%以内の精度を得ることができ、実測とよく一致したテストシミュレーション結果をえることができた。
1994-11-24

著者

関連論文

スポンサーリンク