寄生バイポーラトランジスタを用いた1.0-3.6V, 200Mbpsプッシュプル型出力バッファ(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
スポンサーリンク
概要
- 論文の詳細を見る
コア電源電圧0.7〜1.6V, I/O電源電圧1.0〜3.6Vで動作可能な低消費電力対応プッシュプル型出力バッファを開発した. I/O電源電圧が低いときには出力ドライバの寄生バイポーラトランジスタを用いて,駆動能力を維持する.コア電圧が低いときにはレベルコンバータのフォワードバイアス制御により,レイテンシを維持する.テストチップを0.15um標準CMOSプロセスで作成し,コア電源電圧0.7V, I/O電源電圧1.0Vで200Mbps動作を確認した.
- 社団法人電子情報通信学会の論文
- 2003-08-14
著者
-
牧野 博之
(株)ルネサステクノロジ製品技術本部設計技術統括部
-
野谷 宏美
株式会社ルネサステクノロジ
-
牧野 博之
ルネサステクノロジ
-
牧野 博之
大阪工業大学情報科学部コンピュータ科学科
-
岩出 秀平
大阪工業大学情報科学部
-
岩出 秀平
大阪工業大学情報科学部コンピュータ科学科
-
岩出 秀平
大阪工業大学
-
中瀬 泰伸
ルネサスエレクトロニクス株式会社
-
中瀬 泰伸
ルネサスエレクトロニクス
-
島田 岳洋
(株)ルネサステクノロジ
-
野谷 宏美
(株)ルネサステクノロジ
-
中瀬 泰伸
(株)ルネサステクノロジ
-
牧野 博之
大阪工業大学大学院情報科学研究科
関連論文
- 依頼講演 負バイアス回路で動作マージンを改善したクロスポイント8T-SRAM (集積回路)
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- [招待論文] CGに適した機能を有する 286MHz、64ビット浮動小数点乗算器
- [招待論文] 高速浮動小数点加算器のための桁落ちシフト量予測回路の提案
- [招待論文] 新しいキャリーセレクト方式(MCS)を使った64ビットキャリールックアヘッドCMOS加算器
- 同時R/W課題への耐性を有する階層型レプリカビット線技術を用いた45nm2ポート8T-SRAM(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 同時R/W課題への耐性を有する階層型レプリカビット線技術を用いた45nm2ポート8T-SRAM(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発
- 局所的な閾値電圧ばらつきに対するSRAM安定動作解析手法(新メモリ技術とシステムLSI)
- 高集積・低電力を実現した90nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI一般 : ISSCC2004特集)
- 高速・低消費電力化に適したサブ100nm世代における各種SRAMセルのレイアウト比較(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 高速・低消費電力化に適したサブ100nm世代における各種SRAMセルのレイアウト比較
- 90nmテクノロジにおける携帯機器向け低消費電力LSIに搭載するSRAMのゲートリーク低減方法(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
- 800Mbps動作DDRメモリ対応DLLおよび90゜位相シフタ
- C-12-35 可逆計算による状態変化と断熱SRAMとの同等性(C-12.集積回路,一般セッション)
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 65nm SoC向け混載SRAMでの動作マージン改善回路
- 800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
- 負バイアス回路で動作マージンを改善したクロスポイント8T-SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 超高集積を実現した65nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- C-12-2 分散の係数からみたSRAMの書込みマージンの定義に関する検討(メモリ技術,C-12.集積回路,一般セッション)
- 90nmテクノロジにおける携帯機器向け低消費電力LSIに搭載するSRAMのゲートリーク低減方法(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- C-12-48 線形位相比較器をもつCDR-PLLのプルインレンジとチャージポンプ電流ばらつきに関する一考察(C-12.集積回路,一般セッション)
- C-12-49 電圧制御型発振器(VCO)の高調波ノイズに対する応答の研究(C-12.集積回路,一般セッション)
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路・シミュレーション及び一般)
- 90nmテクノロジーノードによる銅配線形状の非破壊インバース・モデリング(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100mm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100nm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 改良型Wallace-Treeを用いたコンパクト54×54-bit乗算器の設計
- 改良型Wallace-Treeを用いたコンパクト54×54-bit乗算器の設計
- 改良型Wallace-Treeを用いたコンパクト54×54-bit乗算器の設計
- 大規模高速ASIC用クロック分配回路レイアウト設計ツールの開発(システムLSIの設計技術と設計自動化)
- 45nm CMOSにおけるばらつき低減を目的とした基板バイアス制御技術の提案(学生・若手研究会)
- マルチメディア・アクセラレータ"ACE"
- C-12-7 指数ゴロム符号の復号回路(C-12.集積回路,一般セッション)
- 寄生バイポーラトランジスタを用いた1.0-3.6V, 200Mbpsプッシュプル型出力バッファ(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 寄生バイポーラトランジスタを用いた1.0-3.6V, 200Mbpsプッシュプル型出力バッファ(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- ASSP向けVLIWコード圧縮技法
- ASSP向けVLIWコード圧縮技法
- ASSP向けVLIWコード圧縮技法
- 浮動小数点累乗演算器の高速化
- BiCMOSワイヤドOR論理
- C-12-16 デューティ比制御によるキャパシタ断熱充電技術(電源回路・ノイズ対策,C-12.集積回路,一般セッション)
- 改良型ABC-MT-CMOS回路を用いたスタンバイ電流0.9μAの低消費電力DSPコア
- 改良型ABC-MT-CMOS回路を用いたスタンバイ電流0.9μAの低消費電力DSPコア
- 電荷再利用型動的ボディ電位制御によるSOI-CMOSの高速化手法(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ))
- ATMスイッチ用検索機能付きアドレスキュー
- ATMスイッチ用検索機能付きアドレスキュー
- 基板バイアス自動制御MT-CMOS回路技術を用いたLSIの低消費電力化
- CDR-PLLにおける周波数引き込みシミュレーションの解析(ポスター講演,学生・若手研究会)
- LC-VCOとリング型VCOのノイズ感度の比較および解析(ポスター講演,学生・若手研究会)
- C-12-50 任意タンクキャパシタ回路の断熱充電ステップ電圧の安定性(センサ、電源回路、デジタル,C-12.集積回路,一般セッション)
- C-12-45 デューティ比制御を用いた断熱充電による高効率蓄電回路の考察(C-12.集積回路,一般セッション)
- 伝達関数の計算によるADPLLの低位相雑音設計
- デューティ比制御によるキャパシタの高効率断熱充電 (低電圧・低消費電力回路)
- メタステープルを考慮したTDC回路の最適化およびADPLLの設計(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
- 位相同期回路間における干渉ノイズのシミュレーション解析(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
- メタステーブルを考慮したTDC回路の最適化およびADPLLの設計
- 位相同期回路間における干渉ノイズのシミュレーション解析
- C-12-29 断熱充電回路を用いた高効率エネルギー蓄電技術の開発(電源回路,C-12. 集積回路,一般セッション)
- 閉ループ制御を用いたISF感度解析の新しい手法の提案
- 位相比較器の非線形性を考慮したCDR-PLL回路のプルイン動作解析