800Mbps動作DDRメモリ対応DLLおよび90゜位相シフタ
スポンサーリンク
概要
- 論文の詳細を見る
高速メモリ用DLL回路および90゜位相シフタを0.35umCMOSプロセスで開発した。本DLL回路では, チップの温度変化によるロック外れを防ぐために, ロック外れ検出・リカバー回路を新たに考案した。また, 90゜位相シフタはEXOR論理による遅延制御回路で構成されている。測定の結果, 800Mbps動作時で位相オフセット120ps以下, ジッタ100psを実現している。また消費電力は2.5V電源電圧, 800Mbps動作時で35mWとなる。
- 社団法人電子情報通信学会の論文
- 1998-06-19
著者
-
中瀬 泰伸
三菱電機システムLSI開発研究所
-
松田 吉雄
三菱電機システムLSI開発研究所
-
渡邊 直也
株式会社ルネサステクノロジ
-
吉村 勉
三菱電機システムLSI事業化推進センター
-
渡邊 直也
三菱電機USLI開発センター
-
諸岡 毅一
三菱電機USLI開発センター
-
兵三 正彦
三菱電機システムLSI事業化推進センター
-
熊野谷 正樹
三菱電機USLI開発センター
-
松田 吉雄
三菱電機システムlsi事業化推進センター
-
中瀬 泰伸
ルネサスエレクトロニクス株式会社
-
吉村 勉
大阪工業大学
-
中瀬 泰伸
ルネサスエレクトロニクス
-
中瀬 泰伸
(株)ルネサステクノロジ
-
吉村 勉
大阪工業大学工学部電気電子システム工学科
関連論文
- 依頼講演 負バイアス回路で動作マージンを改善したクロスポイント8T-SRAM (集積回路)
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- [招待論文] CGに適した機能を有する 286MHz、64ビット浮動小数点乗算器
- [招待論文] 高速浮動小数点加算器のための桁落ちシフト量予測回路の提案
- [招待論文] 新しいキャリーセレクト方式(MCS)を使った64ビットキャリールックアヘッドCMOS加算器
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- C-12-40 3値CAMセルのプルダウントランジスタの構成に関する検討(C-12.集積回路D(メモリ),一般講演)
- 3Dグラフィックスに適したRead/Write同時動作が可能な0.18um混載DRAMマクロ
- 800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
- 800Mbps動作DDRメモリ対応DLLおよび90゜位相シフタ
- コントローラ内蔵CDRAMの開発[2] : アクティブプルアップ制御方式
- コントローラ内蔵CDRAMの開発[1] : リフレッシュ制御方式
- CPU直結型コントローラ内蔵 16M CDRAM
- 180MHz動作マルチプルレジスタ16MbシンクロナスDRAM
- 800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
- 負バイアス回路で動作マージンを改善したクロスポイント8T-SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- C-12-2 分散の係数からみたSRAMの書込みマージンの定義に関する検討(メモリ技術,C-12.集積回路,一般セッション)
- C-12-48 線形位相比較器をもつCDR-PLLのプルインレンジとチャージポンプ電流ばらつきに関する一考察(C-12.集積回路,一般セッション)
- C-12-49 電圧制御型発振器(VCO)の高調波ノイズに対する応答の研究(C-12.集積回路,一般セッション)
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 相補動作ハーフスイングバスとワイドバンドSRAMマクロへの応用
- 改良型Wallace-Treeを用いたコンパクト54×54-bit乗算器の設計
- 改良型Wallace-Treeを用いたコンパクト54×54-bit乗算器の設計
- 改良型Wallace-Treeを用いたコンパクト54×54-bit乗算器の設計
- クロックサンプリング法を用いた200MHz Bit/Frame同期回路
- C-12-7 指数ゴロム符号の復号回路(C-12.集積回路,一般セッション)
- 寄生バイポーラトランジスタを用いた1.0-3.6V, 200Mbpsプッシュプル型出力バッファ(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 寄生バイポーラトランジスタを用いた1.0-3.6V, 200Mbpsプッシュプル型出力バッファ(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- BiCMOSワイヤドOR論理
- 画像用キャッシュDRAM
- SSTL_3インタフェースによる信号入力特性の改善
- SSTL_3インタフェースによる信号入力特性の改善
- 64ビット縮退テストモードを搭載した16MビットシンクロナスDRAM
- マルチプルレジスタ方式によるシンクロナスDRAMの180MHz読みだし動作
- ATMスイッチ用検索機能付きアドレスキュー
- ATMスイッチ用検索機能付きアドレスキュー
- 20Gb/s ATMスイッチのMCM化
- 集線形シェアドバッファATMスイッチLSIの開発
- 0.5μm CMOS技術による共通バッファ形ATMスイッチのLSI構成
- 共通バッファ形ATMスイッチ用検索機能付きアドレスキュー
- 集線形シェアドマルチバッファATMスイッチのアーキテクチャ
- ATM用検索機能付きアドレスキュー
- コンピュータシステムにおける最新メモリ動向
- ASICメモリ
- CDR-PLLにおける周波数引き込みシミュレーションの解析(ポスター講演,学生・若手研究会)
- LC-VCOとリング型VCOのノイズ感度の比較および解析(ポスター講演,学生・若手研究会)
- 伝達関数の計算によるADPLLの低位相雑音設計
- メタステープルを考慮したTDC回路の最適化およびADPLLの設計(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
- 位相同期回路間における干渉ノイズのシミュレーション解析(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
- メタステーブルを考慮したTDC回路の最適化およびADPLLの設計
- 位相同期回路間における干渉ノイズのシミュレーション解析
- 閉ループ制御を用いたISF感度解析の新しい手法の提案
- 位相比較器の非線形性を考慮したCDR-PLL回路のプルイン動作解析