マルチプルレジスタ方式によるシンクロナスDRAMの180MHz読みだし動作
スポンサーリンク
概要
- 論文の詳細を見る
近年、MPUの高速化に対して、通常のDRAMのアクセスタイムでは追随できなくなってきている。このため様々な高速DRAMが提案されている。今回、その中の一つであるシンクロナスDRAM(SDRAM)において、レジスタまで64ビット一括でデータを転送し、レジスタからパイプライン的に読み出すアーキテクチャ(マルチプルレジスタ方式)により高速シリアルアクセスを可能にし、CLK周波数180MHzでの正常な動作を確認したので報告する。
- 社団法人電子情報通信学会の論文
- 1994-09-26
著者
-
熊野谷 正樹
三菱電機USLI開発センター
-
熊野谷 正樹
三菱電機(株)ULSI開発研究所
-
村井 泰光
三菱電機エンジニアリング
-
岩本 久
三菱電機(株)ulsi開発研究所
-
岩本 久
三菱電機(株)ulsi技術開発センター
-
澤田 誠二
三菱電機(株)メモリ事業統括部
-
荒木 岳史
三菱電機(株)ulsi開発研究所
-
村井 泰光
株式会社ルネサスデザイン
-
小西 康弘
三菱電機株式会社ULSI技術開発センター
-
小西 康弘
三菱電機(株)ULSI開発センター
-
澤田 誠二
北伊丹製作所
-
小西 康弘
三菱電機(株)ulsi開発研究所
関連論文
- 800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
- 800Mbps動作DDRメモリ対応DLLおよび90゜位相シフタ
- コントローラ内蔵CDRAMの開発[2] : アクティブプルアップ制御方式
- コントローラ内蔵CDRAMの開発[1] : リフレッシュ制御方式
- CPU直結型コントローラ内蔵 16M CDRAM
- 180MHz動作マルチプルレジスタ16MbシンクロナスDRAM
- 広い動作周波数を実現するパイプライン制御法
- DDR SDRAMのデータスキュー低減
- 800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
- セルフリファレンスセンスアンプを用いた高密度1T-4MTJ MRAM(新メモリ技術とシステムLSI)
- C-12-37 DRAMのアレイ電源低電圧化によるtRCD遅延評価
- 高速アレイ動作とデータ保持特性の改善を両立可能なDRAMアーキテクチャー
- 低電圧DRAMに適したプリチャージド・キャパシタ補助・センス方式
- 低電圧DRAMに適したプリチャージド・キャパシタ補助・センス方式
- 低電圧DRAMに適したプリチャージド・キャパシタ補助・センス方式
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- ED2000-112 / SDM2000-94 / ICD2000-48 スキュー及びジッターを低減可能な、DDR-SDRAMに適したDLL回路構成に関する提案
- 画像用キャッシュDRAM
- SSTL_3インタフェースによる信号入力特性の改善
- SSTL_3インタフェースによる信号入力特性の改善
- 64ビット縮退テストモードを搭載した16MビットシンクロナスDRAM
- マルチプルレジスタ方式によるシンクロナスDRAMの180MHz読みだし動作
- コンピュータシステムにおける最新メモリ動向
- ASICメモリ
- 高速I/Oインターフェースの最近の動向
- 100MHz動作2バンク構成16MビットシンクロナスDRAM (先端半導体) -- (メモリ)