コンピュータシステムにおける最新メモリ動向
スポンサーリンク
概要
- 論文の詳細を見る
パーソナルコンピュータを例にとり, そのメインメモリであるDRAMの動向について報告をすると共に, 高速機能を有する4つの高速DRAM, すなわちEDO (Extended Data Out), SDRAM (Synchronous DRAM), RDRAM (Rambus DRAM), CDRAM (Cache DRAM) の性能比較する。データバスの周波数が66MHzでは従来の高速ぺージモードから比較的早期にEDOに切り替わってゆき, 66MHz以上の領域ではSDRAMが有利となろう。またCDRAMは現行のグラフィックへの応用だけでなく, 制御システムやPDA (Personal Digital Assistance) 等の小規模システムに最適で, 今後の展開が期待される。
- 社団法人電子情報通信学会の論文
- 1996-01-31
著者
-
熊野谷 正樹
三菱電機USLI開発センター
-
熊野谷 正樹
三菱電機(株)ULSI開発研究所
-
山田 通裕
三菱電機(株)ULSI開発研究所
-
山田 通裕
三菱電機ULSI技術開発センター
-
山田 通裕
三菱電機 Ulsi技開セ
関連論文
- 800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
- 800Mbps動作DDRメモリ対応DLLおよび90゜位相シフタ
- コントローラ内蔵CDRAMの開発[2] : アクティブプルアップ制御方式
- コントローラ内蔵CDRAMの開発[1] : リフレッシュ制御方式
- CPU直結型コントローラ内蔵 16M CDRAM
- 180MHz動作マルチプルレジスタ16MbシンクロナスDRAM
- 800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
- embedded DRAM(eRAM)の技術的課題と対策
- 画像用キャッシュDRAM
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- SSTL_3インタフェースによる信号入力特性の改善
- SSTL_3インタフェースによる信号入力特性の改善
- 64ビット縮退テストモードを搭載した16MビットシンクロナスDRAM
- マルチプルレジスタ方式によるシンクロナスDRAMの180MHz読みだし動作
- 2-2 半導体技術 : メモリ混載LSIの現状と将来(システムLSI : マルチメディア社会を支えるIC技術)
- コンピュータシステムにおける最新メモリ動向
- ASICメモリ
- 高速I/Oインターフェースの最近の動向