画像用キャッシュDRAM
スポンサーリンク
概要
- 論文の詳細を見る
近年異なるメディア情報を同一プラットフォーム上で処理を行なうマルチメディアシステムが構築されつつある。このマルチメディアシステムはローエンドPC及び携帯機器から普及していくものと思われ、メモリシステムの低価格化及び高実装密度化が重要になる。しかし現在のメモリシステムはSRAM、VRAM及びDRAM等の複数メモリにより構成されコスト上昇及び実装密度の低下を引き起こしている。この問題に対する1つの解として、プログラムデータと画像データを時分割動作でアクセスできる画像用キャッシュDRAMの回路構成について報告する。
- 社団法人電子情報通信学会の論文
- 1993-10-21
著者
-
山崎 彰
三菱電機(株)ULSI技術開発センター
-
熊野谷 正樹
三菱電機USLI開発センター
-
堂阪 勝己
三菱電機(株)ULSI開発研究所
-
小川 俊之
三菱電機(株) メモリ事業統括部
-
山崎 彰
三菱電機ULSI開発研究所
-
山崎 彰
三菱電機 Ulsi技開セ
-
堂阪 勝己
三菱電機ULSI開発研究所
-
小川 俊行
三菱電機北伊丹製作所
-
小川 俊行
三菱電機(株)北伊丹製作所メモリic第1部設計第3課
関連論文
- 3Dグラフィックスに適したRead/Write同時動作が可能な0.18um混載DRAMマクロ
- 800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
- 800Mbps動作DDRメモリ対応DLLおよび90゜位相シフタ
- コントローラ内蔵CDRAMの開発[2] : アクティブプルアップ制御方式
- コントローラ内蔵CDRAMの開発[1] : リフレッシュ制御方式
- CPU直結型コントローラ内蔵 16M CDRAM
- 180MHz動作マルチプルレジスタ16MbシンクロナスDRAM
- 800Mbps動作DDRメモリ対応DLLおよび90°位相シフタ
- C-12-76 同期設計手法を用いたメモリに適した内部クロック発生回路
- 16MビットDRAM内蔵32ビットマイクロプロセッサ
- コントロ-ラ付き16MキャッシュDRAM (特集"半導体")
- 画像用キャッシュDRAM
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- 0.18μm eDRAMコアの開発による0.18μm DRAM混載システムLSIコア技術の確立 (特集 LSI)
- SSTL_3インタフェースによる信号入力特性の改善
- SSTL_3インタフェースによる信号入力特性の改善
- 64ビット縮退テストモードを搭載した16MビットシンクロナスDRAM
- マルチプルレジスタ方式によるシンクロナスDRAMの180MHz読みだし動作
- DRAM混載システムLSIの現状と今後の動向
- 高速・低消費電力システムLSIのメモリ回路技術
- Cached DRAMのパーソナルコンピュータへの応用 : Cached DRAMによるパーソナルコンピュータの高速化、低消費電力
- コンピュータシステムにおける最新メモリ動向
- ASICメモリ
- 0.15〜0.13μmDRAM混載ロジック技術 (特集 IT社会に貢献する半導体)