16MビットDRAM内蔵32ビットマイクロプロセッサ
スポンサーリンク
概要
- 論文の詳細を見る
16MビットDRAM、2Kバイトのキャッシュ、32ビットRISCマイクロプロセッサを1チップに集積した。66.7MHz、128ビット幅の内部バスでDRAMーキャッシューCP U間を結び、メモリーCPU間データ転送のボトルネックを解消することにより高性能化を図った。またチップ内部に大容量メモリを搭載しているため、チップ外部とのトラフィックを減らすことが可能であり、外部バスのバンド幅を絞り(6.7MHz、16ビット幅)、外部バス駆動の消費電力を低減した。
- 社団法人電子情報通信学会の論文
- 1996-04-25
著者
-
那須 隆
三菱電機株式会社 システムlsi開発研究所
-
岩田 俊一
株式会社ルネサステクノロジシステムコア技術統括部
-
奥村 直人
株式会社ルネサステクノロジシステムコア技術統括部
-
山崎 彰
三菱電機(株)ULSI技術開発センター
-
堂阪 勝己
三菱電機(株)ULSI開発研究所
-
岩田 俊一
三菱電機株式会社LSI研究所
-
奥村 直人
三菱電機株式会社 システムLSI開発研究所
-
澤井 克典
三菱電機株式会社 システムLSI開発研究所
-
佐藤 貢
三菱電機株式会社 システムLSI開発研究所
-
布村 康浩
三菱電機株式会社 システムLSI開発研究所
-
橘高 義明
三菱電機株式会社 システムLSI開発研究所
-
平野 浩爾
三菱電機株式会社 システムLSI開発研究所
-
山崎 彰
三菱電機株式会社 ULSI開発研究所
-
堂阪 勝己
三菱電機株式会社 ULSI開発研究所
-
山崎 彰
三菱電機 Ulsi技開セ
関連論文
- 16ビットマイクロコントローラ(M16)の高速シミュレータの開発
- 9つのCPUと2つのマトリクスプロセッサを搭載したヘテロジニアス・マルチコアSoCの開発と評価(マルチコア設計開発/性能評価,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 3Dグラフィックスに適したRead/Write同時動作が可能な0.18um混載DRAMマクロ
- コントローラ内蔵CDRAMの開発[2] : アクティブプルアップ制御方式
- コントローラ内蔵CDRAMの開発[1] : リフレッシュ制御方式
- CPU直結型コントローラ内蔵 16M CDRAM
- 180MHz動作マルチプルレジスタ16MbシンクロナスDRAM
- 組み込み向けシングルチップ・マルチプロセッサ(VSLI一般(ISSCC'03関連特集))
- 16ビットマイクロコントローラ(M16)の高速シミュレータの開発
- 1チップ・マイクロコンピュータM16の開発(2) : パイプラインの状態を考慮した機能検証
- 1チップマイクロコンピュータM16の開発(1) : ハードウェア記述言語を駆使した機能設計
- 1チップマイクロコンピュータM16の機能設計
- C-12-76 同期設計手法を用いたメモリに適した内部クロック発生回路
- 磁界結合パルス伝送方式によるLSIロジックモニター用のフレキシブル高速無線インターフェース(アナログ・デジアナ・センサ,通信用LSI)
- TRON仕様32ビットマイクロプロセッサG_/100 : (1)マイクロプログラムによる高機能命令の実現とその評価
- 9つのCPUと2つのマトリクスプロセッサを搭載したマルチコアSoCの開発(マルチコア,プロセッサ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 9つのCPUと2つのマトリクスプロセッサを搭載したマルチコアSoCの開発(マルチコア,プロセッサ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- TRON仕様32ビットマイクロプロセッサG_/100 : (2)関係データベースによるマイクロプログラムの管理とマイクロデコーダの設計
- 400MHzシングルチップ・マルチプロセッサ対応M32Rコア (特集 IT社会に貢献する半導体)
- 16MビットDRAM内蔵32ビットマイクロプロセッサ
- 汎用マイクロプログラミングツールによる1チップCPUプロセッサのマイクロプログラム開発
- TRON仕様32ビットマイクロプロセッサG_/100 : (3)関係データベースを中心に統合されたマイクロプログラム開発ツール
- コントロ-ラ付き16MキャッシュDRAM (特集"半導体")
- 画像用キャッシュDRAM
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- Slightly Boostingを用いた5.3GB/sロジック混載用SDRAMコアの開発
- 0.18μm eDRAMコアの開発による0.18μm DRAM混載システムLSIコア技術の確立 (特集 LSI)
- DRAM混載システムLSIの現状と今後の動向
- 低電圧化に向けたフルデジタルPLLの開発
- 低電圧化に向けたフルデジタルPLLの開発
- 低電圧化に向けたフルデジタルPLLの開発
- 9つのCPUと2つのマトリクスプロセッサを搭載したヘテロジニアス・マルチコアSoCの開発と評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- 高速・低消費電力システムLSIのメモリ回路技術
- 0.15〜0.13μmDRAM混載ロジック技術 (特集 IT社会に貢献する半導体)