9つのCPUと2つのマトリクスプロセッサを搭載したマルチコアSoCの開発(マルチコア,プロセッサ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
スポンサーリンク
概要
- 論文の詳細を見る
認識,推論,計測,制御などのアプリケーションのためのマルチコアSoCを開発した.本SoCで採用した9つのCPUと2つのマトリクスプロセッサで構成されるコンフィギャラブル・ヘテロジニアス・アーキテクチャにより,3次元計測において45%の消費電力の削減が可能である,マトリクスプロセッサは,2リード-1ライトとバックグラウンドI/Oが可能な性能重視のマルチバンク構成を採用している.また,多くのアプリケーションやプロセステクノロジに対応可能なディレイ・マネジメント・ネットワークの採用により,CPUは周波数1GHzでの動作を達成した.
- 社団法人電子情報通信学会の論文
- 2007-08-16
著者
-
中島 雅美
株式会社ルネサステクノロジ システムコア技術統括部
-
近藤 弘郁
株式会社ルネサステクノロジ システムコア技術統括部
-
石見 幸一
株式会社ルネサステクノロジシステムコア技術統括部
-
奥村 直人
株式会社ルネサステクノロジシステムコア技術統括部
-
桝井 規雄
株式会社ルネサステクノロジシステムコア技術統括部
-
近藤 弘郁
株式会社ルネサステクノロジシステムコア技術統括部
-
藤原 隼人
株式会社ルネサステクノロジシステムコア技術統括部
-
石田 一哉
株式会社ルネサステクノロジシステムコア技術統括部
関連論文
- SoC組込み向け超並列プロセッサMXたよる画像処理・画像認識の実現
- 9つのCPUと2つのマトリクスプロセッサを搭載したヘテロジニアス・マルチコアSoCの開発と評価(マルチコア設計開発/性能評価,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 3. ユビキタス・コンピューティング時代の組み込みマイクロコンピュータ, SuperHとM32R(実例, 新世代マイクロプロセッサアーキテクチャ(後編))
- マイクロコンピュータと共通のデバッグインタフェースを備えたSoC設計プラットホームの開発(システムLSIのための先進アーキテクチャ論文)
- 組み込み向けシングルチップ・マルチプロセッサ(VSLI一般(ISSCC'03関連特集))
- FPGAプロトタイピングを活用した高性能マイクロコンピュータ"M32R"の開発
- FPGAプロトタイピングを活用した高性能マイクロコンピュータ"M32R"の開発
- FPGAプロトタイピングを活用した高性能マイクロコンピュータ"M32R"の開発
- 4MバイトDRAM内蔵32ビットRISCマイクロコントローラ"M32Rx/D" (特集 システムLSI) -- (システムオンチップ)
- 3.大容量DRAMを内蔵したマイクロプロセッサM32R/D(日本のマイクロプロセッサ技術)
- 1チップ・マイクロコンピュータM16の開発(2) : パイプラインの状態を考慮した機能検証
- 32ビットマイクロプロセッサGMICRO/400の設計手法
- 9つのCPUと2つのマトリクスプロセッサを搭載したマルチコアSoCの開発(マルチコア,プロセッサ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 9つのCPUと2つのマトリクスプロセッサを搭載したマルチコアSoCの開発(マルチコア,プロセッサ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 400MHzシングルチップ・マルチプロセッサ対応M32Rコア (特集 IT社会に貢献する半導体)
- 組込み向けチップマルチプロセッサ上の複数OS実行基盤(仮想化技術)
- 組込み向けチップマルチプロセッサ上の複数OS実行基盤(仮想化技術)
- 組込み向けチップマルチプロセッサ上の複数OS実行基盤
- SoC組み込み用途に適したプログラマブルデバイス技術(リコンフィギャラブルシステム, リコンフィギャラブルシステム, 一般)
- 16MビットDRAM内蔵32ビットマイクロプロセッサ
- 低電圧化に向けたフルデジタルPLLの開発
- 低電圧化に向けたフルデジタルPLLの開発
- 低電圧化に向けたフルデジタルPLLの開発
- 9つのCPUと2つのマトリクスプロセッサを搭載したヘテロジニアス・マルチコアSoCの開発と評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- SIMD型アクセラレータのJPEG2000エンコーダによる性能評価(デバイスアーキテクチャII, リコンフィギャラブルシステム, 一般)
- 4. SoC組込み向け超並列プロセッサMXによる画像処理・画像認識の実現(最先端メディアプロセッサが拓く映像処理)