3. ユビキタス・コンピューティング時代の組み込みマイクロコンピュータ, SuperHとM32R(実例, <特集>新世代マイクロプロセッサアーキテクチャ(後編))
スポンサーリンク
概要
- 論文の詳細を見る
- 一般社団法人情報処理学会の論文
- 2005-11-15
著者
-
長谷川 淳
株式会社ルネサステクノロジ
-
服部 俊洋
株式会社ルネサステクノロジ
-
服部 俊洋
(株)ルネサステクノロジシステムコア技術統括部
-
長谷川 淳
(株)ルネサステクノロジシステムコア技術統括部
-
清水 徹
(株)ルネサステクノロジシステムコア技術統括部
-
近藤 弘郁
(株)ルネサステクノロジシステムソリューション統括本部システムコア技術統括部
-
近藤 弘郁
株式会社ルネサステクノロジシステムコア技術統括部
-
服部 俊洋
ルネサステクノロジ
-
服部 俊洋
(株)ルネサステクノロジ
-
清水 徹
三菱電機
-
清水 徹
(株)ルネサステクノロジ システムソリューション統括本部 システムコア技術統括部
-
服部 俊洋
ルネサスモバイル株式会社
関連論文
- A1.71M-Transistor CMOS CPU Chip With Testable Cache Architecture(マイクロ・プロセッサ,ニューラルネットワーク)
- A 1.71M-Transistor CMOS CPU Chip With Testable Cache Architecture.
- 16ビットマイクロコントローラ(M16)の高速シミュレータの開発
- 組み込みプロセッサコアSH-X2の開発(プロセッサ, DSP, 画像処理技術及び一般)
- 独立に周波数制御可能な4320MIPS、SMP/AMP対応4プロセッサLSIの開発(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 情報家電用マルチコアSMP実行モードにおけるマルチグレイン並列処理(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 独立に周波数制御可能な4320MIPS、SMP/AMP対応4プロセッサLSIの開発(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 情報家電用マルチコアSMP実行モードにおけるマルチグレイン並列処理(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 9つのCPUと2つのマトリクスプロセッサを搭載したヘテロジニアス・マルチコアSoCの開発と評価(マルチコア設計開発/性能評価,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 階層グルーピング対応バリア同期機構の評価(マイクロアーキテクチャ,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 90nm世代モバイルSoCの低電力化を実現する階層型多分割電源遮断回路技術(VLSI一般(ISSCC2006特集))
- グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
- グラフィック浮動小数点演算を強化した200MHz 1.2W 1.4GFLOPSプロセッサ
- グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
- 3. ユビキタス・コンピューティング時代の組み込みマイクロコンピュータ, SuperHとM32R(実例, 新世代マイクロプロセッサアーキテクチャ(後編))
- マイクロコンピュータと共通のデバッグインタフェースを備えたSoC設計プラットホームの開発(システムLSIのための先進アーキテクチャ論文)
- 組み込み向けシングルチップ・マルチプロセッサ(VSLI一般(ISSCC'03関連特集))
- FPGAプロトタイピングを活用した高性能マイクロコンピュータ"M32R"の開発
- FPGAプロトタイピングを活用した高性能マイクロコンピュータ"M32R"の開発
- FPGAプロトタイピングを活用した高性能マイクロコンピュータ"M32R"の開発
- 4MバイトDRAM内蔵32ビットRISCマイクロコントローラ"M32Rx/D" (特集 システムLSI) -- (システムオンチップ)
- 3.大容量DRAMを内蔵したマイクロプロセッサM32R/D(日本のマイクロプロセッサ技術)
- 16ビットマイクロコントローラ(M16)の高速シミュレータの開発
- 1チップ・マイクロコンピュータM16の開発(2) : パイプラインの状態を考慮した機能検証
- 1チップマイクロコンピュータM16の開発(1) : ハードウェア記述言語を駆使した機能設計
- 1チップマイクロコンピュータM16の機能設計
- 情報家電用ヘテロジニアスマルチコアRP-Xにおけるコンパイラ低消費電力制御性能
- 情報家電用ヘテロジニアスマルチコア用自動並列化コンパイラフレームワーク
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- 32ビットマイクロプロセッサGMICRO/400の設計手法
- TRON仕様32ビットマイクロプロセッサG_/100 : (1)マイクロプログラムによる高機能命令の実現とその評価
- 9つのCPUと2つのマトリクスプロセッサを搭載したマルチコアSoCの開発(マルチコア,プロセッサ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 9つのCPUと2つのマトリクスプロセッサを搭載したマルチコアSoCの開発(マルチコア,プロセッサ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ディジタル家電向けプロセッサコアの開発(VLSIシステム, システム開発論文)
- 2.8GFLOPS, 36Mポリゴン/sのFPUを搭載するデジタル家電向け組込みプロセッサコア
- TRON仕様32ビットマイクロプロセッサG_/100 : (2)関係データベースによるマイクロプログラムの管理とマイクロデコーダの設計
- 組込み向けチップマルチプロセッサ上の複数OS実行基盤(仮想化技術)
- 組込み向けチップマルチプロセッサ上の複数OS実行基盤(仮想化技術)
- 組み込みプロセッサコアSH-X2の開発(プロセッサ, DSP, 画像処理技術及び一般)
- 組み込みプロセッサコアSH-X2の開発(プロセッサ, DSP, 画像処理技術及び一般)
- 組み込みプロセッサコアSH-X2の開発(プロセッサ, DSP, 画像処理技術及び一般)
- 誘導結合通信を用いた低消費電力・高性能三次元プロセッサの開発 : 90nm CMOSマルチコアプロセッサと65nm CMOS SRAMの三次元システム集積(若手研究会)
- CT-4-1 携帯電話向けSOC SH-Mobileシリーズにおける高性能低電力技術(CT-4. 次世代携帯端末を支える技術,チュートリアルセッション,ソサイエティ企画)
- TRON仕様32ビットマイクロプロセッサG_/100 : (3)関係データベースを中心に統合されたマイクロプログラム開発ツール
- 階層グルーピング対応バリア同期機構の評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- LTE対応コミュニケーションプロセッサR-Mobile U2における電力制御技術 : "Power saver"によるクロック制御手法(低電圧/低消費電力技術,新デバイス・回路とその応用)
- LTE対応コミュニケーションプロセッサR-Mobile U2における電力制御技術 : "Power saver"によるクロック制御手法(低電圧/低消費電力技術,新デバイス・回路とその応用)