90nm世代モバイルSoCの低電力化を実現する階層型多分割電源遮断回路技術(VLSI一般(ISSCC2006特集))
スポンサーリンク
概要
- 論文の詳細を見る
オンチップの細粒度電源遮断制御を実現するために、各電源領域の電源遮断を樹形図のように関連付けた「電力樹」を用いて制御する階層型多分割電源遮断回路技術を開発した。本技術により百万ゲートあたりの電源領域リーク電流を1/4000としながら数十もの電源領域を一つのLSIに集積することが可能となった。本技術により90nm世代以降のマルチCPU搭載のモバイルSoCの低電力化を目指す。
- 社団法人電子情報通信学会の論文
- 2006-05-18
著者
-
山田 哲也
(株)日立製作所 中央研究所
-
島崎 靖久
(株)ルネサステクノロジ
-
星 聡
株式会社東芝セミコンダクター社
-
石井 敏文
(株)日立超lsiシステムズ
-
水野 弘之
(株)日立製作所中央研究所
-
水野 弘之
株式会社日立製作所中央研究所
-
山田 哲也
株式会社日立製作所
-
服部 俊洋
株式会社ルネサステクノロジ
-
服部 俊洋
(株)ルネサステクノロジシステムコア技術統括部
-
入江 直彦
日立製作所中央研究所
-
柳沢 一正
(株)ルネサステクノロジ
-
菅野 雄介
(株)日立製作所 中央研究所
-
安 義彦
(株)ルネサステクノロジ
-
廣瀬 健志
(株)ルネサステクノロジ
-
星 聡
(株)ルネサステクノロジ
-
宮入 裕二朗
(株)ルネサステクノロジ
-
入田 隆宏
(株)ルネサステクノロジ
-
入江 直彦
(株)日立製作所 中央研究所
-
入江 直彦
(株)日立製作所中央研究所
-
菅野 雄介
日立製作所中央研究所
-
服部 俊洋
ルネサステクノロジ
-
服部 俊洋
(株)ルネサステクノロジ
-
菅野 雄介
(株)日立製作所中央研究所
-
入江 直彦
日立製作所 中央研究所
-
水野 弘之
(株)日立製作所
-
服部 俊洋
ルネサスモバイル株式会社
関連論文
- 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路 (VLSI設計技術)
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- CMOS LSIの低電圧・高速化に伴うリーク電流増加とその削減技術
- 7.8MB/sを実現する64Gb 4ビット/セル43nm NANDフラッシュメモリー(メモリ技術)
- 組み込みプロセッサコアSH-X2の開発(プロセッサ, DSP, 画像処理技術及び一般)
- 独立に周波数制御可能な4320MIPS、SMP/AMP対応4プロセッサLSIの開発(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 情報家電用マルチコアSMP実行モードにおけるマルチグレイン並列処理(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 独立に周波数制御可能な4320MIPS、SMP/AMP対応4プロセッサLSIの開発(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 情報家電用マルチコアSMP実行モードにおけるマルチグレイン並列処理(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 階層グルーピング対応バリア同期機構の評価(マイクロアーキテクチャ,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 書き込みマージンを増加させた低電力SoC向け混載SRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集1 SRAM)
- 90nm世代モバイルSoCの低電力化を実現する階層型多分割電源遮断回路技術(VLSI一般(ISSCC2006特集))
- グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
- グラフィック浮動小数点演算を強化した200MHz 1.2W 1.4GFLOPSプロセッサ
- グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
- 3. ユビキタス・コンピューティング時代の組み込みマイクロコンピュータ, SuperHとM32R(実例, 新世代マイクロプロセッサアーキテクチャ(後編))
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ビット線分離型メモリ階層方式とドミノ型タグ比較器を用いた1V 100MHz 10mWオンチップキャッシュ
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 誘導結合を用いたプロセッサと複数メモリの三次元集積技術(システム設計と最適化II,システム設計及び一般)
- 瞬時電源遮断機構を用いたマルチコアSoC向け省電力ソフトウェア実行環境(組込みシステム,一般)
- 次世代携帯電話向けアプリケーションプロセッサ技術
- 携帯電話向けアプリケーションプロセッサによるMPEG-4エンコーダの実現
- 携帯電話向けアプリケーションプロセッサによるMPEG-4エンコーダの実現
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- Dynamic Voltage & Frequency scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Dynamic Voltage & Frequency Scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路(回路最適化技術,システム設計及び一般)
- 混載DRAM用アクセスオプティマイザの提案
- C-12-25 混載DRAM用アクセスオプティマイザの提案
- ディジタル家電向けプロセッサコアの開発(VLSIシステム, システム開発論文)
- 2.8GFLOPS, 36Mポリゴン/sのFPUを搭載するデジタル家電向け組込みプロセッサコア
- 直列レプリカビット線技術を使用した40nm低電力SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 携帯電話向けアプリケーションプロセッサに最適なスタンバイ電流性能25μA/MbitのオンチップSRAM(新メモリ技術,メモリ応用技術,一般)
- ユビキタス情報時代の超低消費電力LSI技術 アーキテクチャとシステムソフトウェア (特集 ユビキタス情報社会を支える半導体)
- 組み込みプロセッサコアSH-X2の開発(プロセッサ, DSP, 画像処理技術及び一般)
- 組み込みプロセッサコアSH-X2の開発(プロセッサ, DSP, 画像処理技術及び一般)
- 組み込みプロセッサコアSH-X2の開発(プロセッサ, DSP, 画像処理技術及び一般)
- 167MHz 0.4W 1.2GFLOPSプロセッサ向け浮動小数点演算ユニットの開発
- 167MHz 0.4W 1.2GFLOPSプロセッサ向け浮動小数点演算ユニットの開発
- 誘導結合通信を用いた低消費電力・高性能三次元プロセッサの開発 : 90nm CMOSマルチコアプロセッサと65nm CMOS SRAMの三次元システム集積(若手研究会)
- 167MHz0.4W1.2GFLOPSプロセッサ向け浮動小数点演算ユニットの開発
- 論理混載チップのためのDRAMマクロのモジュール化設計方式の提案
- 三次元描画性能の高度化を支える画像メモリ (特集 新しいライフスタイルとパラダイムシフトを牽引する半導体デバイス) -- (マルチメディアの世界)
- NETs 設計者のココロ SH-Mobileの消費電力低減技術--無駄なトグルやリーク電流の抑制に重点
- Nomadic Computing用低消費電力RISCプロセッサ : 日立SH3の低消費電力化技術
- 7.ユビキタス社会を支える携帯情報端末用デバイスの現状と展望(時代をひらく電子情報通信技術-技術がもたらした変革,そして更なる飛躍-)
- マルチコア時代の組込み向けシステムLSIアーキテクチャ(演算回路/専用回路,システムオンシリコン設計技術並びにこれを活用したVLSI)
- マルチコア時代の組込み向けシステムLSIアーキテクチャ(演算回路/専用回路,システムオンシリコン設計技術並びにこれを活用したVLSI)
- TA-2-1 モバイル用途組込みプロセッサにおけるシステムレベル低電力技術
- 1mV電圧分解能・5ns時間分解能のオンチップ電源電圧変動モニタリング技術の提案(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 1mV電圧分解能・5ns時間分解能のオンチップ電源電圧変動モニタリング技術の提案(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- μI/Oアーキテクチャ0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
- μI/Oアーキテクチャ : 0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
- CT-4-1 携帯電話向けSOC SH-Mobileシリーズにおける高性能低電力技術(CT-4. 次世代携帯端末を支える技術,チュートリアルセッション,ソサイエティ企画)
- 高速、低消費電力マイクロプロセッサ技術
- 高速、低消費電力マイクロプロセッサ技術
- 超低電力システムLSI向け0.1V-CMOS集積回路 : 低電力回路技術の課題と対策
- 超低電力システムLSI向け0.1V-CMOS集積回路 : 低電力回路技術の課題と対策
- DT-1-4 組込み向けマルチコア技術(DT-1. コンピュータシステム最前線-マルチコアプロセッサ-,チュートリアルセッション,ソサイエティ企画)
- 組込みシステムLSI低消費電力技術動向 : 回路からアーキテクチャまで(招待講演)
- 組込みシステムLSI低消費電力技術動向 : 回路からアーキテクチャまで(招待講演)
- 組込みシステムLSI低消費電力技術動向 : 回路からアーキテクチャまで
- DT-2-2 ケータイとコンピュータシステム技術(DT-2. デジタル家電とコンピュータシステム技術, 情報・システム1)
- DVS/DVFS技術による低電力化の今後(電源制御,DVFS,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- DVS/DVFS技術による低電力化の今後(電源制御,DVFS, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 低電圧CMOSデジタル回路技術の現状と展望
- 低電圧CMOSデジタル回路技術の現状と展望
- 低電圧CMOSデジタル回路技術の現状と展望
- 電池動作対応低電圧SRAM技術
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- CPUの待ち時間を削減するDRAMメモリシステムの提案
- 167MH_z 0.4W 1.2GFLOPSプロセッサ向け浮動小数点演算ユニットの開発
- 階層グルーピング対応バリア同期機構の評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路
- リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発
- リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発(プロセッサ・ハードウェア,組込み技術とネットワークに関するワークショップETNET2013)
- リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発(プロセッサーハードウェア,組込み技術とネットワークに関するワークショップETNET2013)
- LTE対応コミュニケーションプロセッサR-Mobile U2における電力制御技術 : "Power saver"によるクロック制御手法(低電圧/低消費電力技術,新デバイス・回路とその応用)
- LTE対応コミュニケーションプロセッサR-Mobile U2における電力制御技術 : "Power saver"によるクロック制御手法(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 0.72ns高速読出しと50%電力削減を実現する2Tペアビットセル・カラムソース線バイアス制御方式の28nmマスクROM(低電圧/低消費電力技術,新デバイス・回路とその応用)