ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
スポンサーリンク
概要
- 論文の詳細を見る
サブ1V時代のLSIにおけるインターフェース回路に適したレベル変換回路を提案する。ここで提案する回路は、LSI内部の小振幅信号をLSI外部の大振幅信号に変換するポンプ・ホッピング・レベルアップコンバータと、大振幅信号を小振幅信号に変換する差動入力型レベルダウンコンバータである。0.14μm CMOS技術で評価したところ、外部電圧3.6Vの時にレベルアップコンバータは0.64Vまで、レベルダウンコンバータは0.5Vまで使用できることがわかった。さらに電源ノイズに対しても、従来回路に比べて高い耐性があることがわかった。
- 社団法人電子情報通信学会の論文
- 2000-08-17
著者
-
水野 弘之
(株)日立製作所中央研究所
-
水野 弘之
株式会社日立製作所中央研究所
-
渡部 隆夫
日立中央研究所
-
渡部 隆夫
日立製作所中央研究所
-
水野 弘之
日立製作所中央研究所
-
菅野 雄介
日立製作所中央研究所
-
渡部 隆夫
日立製作所中央研究所 ソリューションlsi研究センタulsi研究部
-
田中 一雄
日立製作所半導体グループ
-
菅野 雄介
(株)日立製作所中央研究所
-
菅野 雄介
日立製作所 中央研究所
-
水野 弘之
日立製作所 中央研究所
関連論文
- 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路 (VLSI設計技術)
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 瞬時電源遮断機構を用いたマルチコアSoC向け省電力ソフトウェア実行環境 (コンカレント工学)
- CMOS LSIの低電圧・高速化に伴うリーク電流増加とその削減技術
- 9. ニューロ LSI の現状と将来 (<連載> 様々な角度から見たニューラルネットワークの将来像)
- 階層グルーピング対応バリア同期機構の評価(マイクロアーキテクチャ,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 90nm世代モバイルSoCの低電力化を実現する階層型多分割電源遮断回路技術(VLSI一般(ISSCC2006特集))
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討(マイクロ・プロセッサ,ニューラルネットワーク)
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ビット線分離型メモリ階層方式とドミノ型タグ比較器を用いた1V 100MHz 10mWオンチップキャッシュ
- 瞬時電源遮断機構を用いたマルチコアSoC向け省電力ソフトウェア実行環境(組込みシステム,一般)
- Dynamic Voltage & Frequency scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Dynamic Voltage & Frequency Scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- C-12-23 アンブレラセル : 高集積性・低電圧動作を同時に実現する SOC 向けオンチップメモリセル
- アンブレラセル : SOC向け高集積オンチップメモリセル(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- アンブレラセル : SOC向け高集積オンチップメモリセル(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路(回路最適化技術,システム設計及び一般)
- 混載DRAM用アクセスオプティマイザの提案
- C-12-25 混載DRAM用アクセスオプティマイザの提案
- 論理混載チップのためのDRAMマクロのモジュール化設計方式の提案
- 三次元描画性能の高度化を支える画像メモリ (特集 新しいライフスタイルとパラダイムシフトを牽引する半導体デバイス) -- (マルチメディアの世界)
- DRAM論理混線チップのための並列パイプラインデータ転送方式
- 3次元CG用メディアチップの検討
- 1mV電圧分解能・5ns時間分解能のオンチップ電源電圧変動モニタリング技術の提案(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 1mV電圧分解能・5ns時間分解能のオンチップ電源電圧変動モニタリング技術の提案(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- μI/Oアーキテクチャ0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
- μI/Oアーキテクチャ : 0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
- 高速、低消費電力マイクロプロセッサ技術
- 高速、低消費電力マイクロプロセッサ技術
- 超低電力システムLSI向け0.1V-CMOS集積回路 : 低電力回路技術の課題と対策
- 超低電力システムLSI向け0.1V-CMOS集積回路 : 低電力回路技術の課題と対策
- DVS/DVFS技術による低電力化の今後(電源制御,DVFS,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- DVS/DVFS技術による低電力化の今後(電源制御,DVFS, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 低電圧CMOSデジタル回路技術の現状と展望
- 低電圧CMOSデジタル回路技術の現状と展望
- 低電圧CMOSデジタル回路技術の現状と展望
- 電池動作対応低電圧SRAM技術
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- CPUの待ち時間を削減するDRAMメモリシステムの提案
- ポストPC時代のシステムメモリ技術
- ポストPC時代のシステムメモリ技術
- 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路