論理混載チップのためのDRAMマクロのモジュール化設計方式の提案
スポンサーリンク
概要
- 論文の詳細を見る
高いデータ転送レートを特長とする論理混載チップのためのDRAMマクロのモジュール化設計方式を提案する. メモリバンクモジュールと, リコンフィギュアブルデータI/Oアタッチメントを開発することにより, 記憶容量並びに論理回路とのデータ転送パターンを様々に変更することが可能なDRAMマクロを開発した. 提案したDRAMマクロを用いて記憶容量8Mbit, データ転送速度6.4Gbyte/sのテストチップを試作した.
- 社団法人電子情報通信学会の論文
- 1996-08-22
著者
-
藤田 良
株式会社日立製作所 日立研究所
-
田中 均
日立超LSIシステムズ
-
渡部 隆夫
日立中央研究所
-
中込 儀延
(株)日立製作所半導体事業部
-
柳沢 一正
(株)ルネサステクノロジ
-
中込 儀延
株式会社 日立製作所 半導体事業部
-
中込 儀延
日立製作所中央研究所
-
渡部 隆夫
(株)日立製作所中央研究所
-
渡部 隆夫
日立製作所中央研究所 ソリューションlsi研究センタulsi研究部
-
鮎川 一重
株式会社 日立製作所 中央研究所
-
渡部 隆夫
株式会社 日立製作所 中央研究所
-
藤田 良
株式会社 日立製作所 日立研究所
-
柳沢 一正
株式会社 日立製作所 半導体事業部
-
曽我 満
株式会社 日立製作所 産業機器事業部
-
田中 裕二
株式会社 日立製作所 半導体事業部
-
杉江 由三
日立デバイスエンジニアリング株式会社
-
鮎川 一重
日立製作所中央研究所
関連論文
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高速DRAMインタフェース用同期タイミング調整回路
- 9. ニューロ LSI の現状と将来 (<連載> 様々な角度から見たニューラルネットワークの将来像)
- リーク電流低域による256Mb-DRAMの低消費電力化
- ギガビットDRAM用高データレート回路技術
- 書き込みマージンを増加させた低電力SoC向け混載SRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集1 SRAM)
- 90nm世代モバイルSoCの低電力化を実現する階層型多分割電源遮断回路技術(VLSI一般(ISSCC2006特集))
- 階段波出力バッファを用いた低ノイズ・高速データ伝送
- 220MHz 1Gb DRAM用分散形サブアレー制御方式
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討(マイクロ・プロセッサ,ニューラルネットワーク)
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討
- ミラー補償による高集積DRAM用電圧リミタ回路の安定化
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- パストランジスタ・マルチプレクサを適用した高速54×54ビット乗算器
- ダブルパストランジスタ論理を適用した高速108ビット加算回路
- ダブルパストランジスタ論理(DPL)を適用した高速32ビットALU
- 三次元グラフィックスの動向と技術課題
- 拡張ラスタオペレーションによる3次元図形表示と画像操作
- 入力一体化平面ディスプレイの開発と評価
- 高速DRAMインタフェース用同期タイミング調整回路
- 高速DRAMインタフェース用同期タイミング調整回路
- 高速ロックインを特徴とする逐次比較型ディジタルDLL
- C-12-23 アンブレラセル : 高集積性・低電圧動作を同時に実現する SOC 向けオンチップメモリセル
- アンブレラセル : SOC向け高集積オンチップメモリセル(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- アンブレラセル : SOC向け高集積オンチップメモリセル(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 混載DRAM用アクセスオプティマイザの提案
- C-12-25 混載DRAM用アクセスオプティマイザの提案
- 携帯電話向けアプリケーションプロセッサに最適なスタンバイ電流性能25μA/MbitのオンチップSRAM(新メモリ技術,メモリ応用技術,一般)
- 論理混載チップのためのDRAMマクロのモジュール化設計方式の提案
- 三次元描画性能の高度化を支える画像メモリ (特集 新しいライフスタイルとパラダイムシフトを牽引する半導体デバイス) -- (マルチメディアの世界)
- 強誘電体キャパシタを用いたVcc/2プレート不揮発性DRAMの提案及びシミュレーションによる検証
- Vcc/2共通プレートを可能とする不揮発性強誘電体メモリの動作方式の提案
- SDRAMモード制御技術の提案(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 2重センスラッチによる2.6ns CMOSウェーブパイプラインSRAM
- 超LSIの低電圧化
- 2-4 CCD界面暗電流の動的特性解析
- ビット間スキュー制御を有するシンクロナスDRAMの5GByte/sデータ伝送技術
- ビット間スキュー制御を有するシンクロナスDRAMの5GByte/sデータ伝送技術
- ビット間スキュー制御を有するシンクロナスDRAMの5GByte/sデータ伝送技術
- DRAM論理混線チップのための並列パイプラインデータ転送方式
- 3次元CG用メディアチップの検討
- 不揮発性強誘電体メモリにおける信号量簡易計算手法の提案
- μI/Oアーキテクチャ0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
- μI/Oアーキテクチャ : 0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
- 低電力クロック制御を有するCPUのFPGA化
- 高速3次元CGアクセラレータ「GIGALIZE」の開発
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- CPUの待ち時間を削減するDRAMメモリシステムの提案
- ポストPC時代のシステムメモリ技術
- ポストPC時代のシステムメモリ技術
- 17-2 インターラインCCD型固体撮像素子のブレークダウン電流の解析
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 0.72ns高速読出しと50%電力削減を実現する2Tペアビットセル・カラムソース線バイアス制御方式の28nmマスクROM(低電圧/低消費電力技術,新デバイス・回路とその応用)