低電力クロック制御を有するCPUのFPGA化

スポンサーリンク

概要

• 論文の詳細を見る

• FPGAプロトタイピングは、組み込みシステムの開発期間短縮に有効な手段である。しかし、低電力CPUコア内蔵SoC(System on a Chip)を用いた組み込みシステムに、FPGAプロトタイピングを適用する場合、低電力クロック制御を有するCPUのFPGA化が困難であった。そこで、我々はGated Clockの自動生成、およびモジュールスタンバイ信号の分配を行うことにより、低電力クロック制御のFPGA化障害を取り除いた。また一つのFPGAに搭載できない規模の論理を複数FPGAに分割して実装した。以上の手法を適用して、低電力CPUコア内蔵SoCのFPGA化を行った。

• 社団法人電子情報通信学会の論文
• 2002-05-16

著者

• 藤田 良

  株式会社日立製作所 日立研究所

• 島村 光太郎

  株式会社日立製作所 日立研究所

• 広津 鉄平

  (株)日立製作所日立研究所

• 広津 鉄平

  株式会社日立製作所日立研究所

• 栃尾 達哉

  株式会社日立製作所 半導体グループ

• 藤井 基継

  株式会社日立製作所 半導体グループ

関連論文

• 三次元グラフィックスの動向と技術課題
• 拡張ラスタオペレーションによる3次元図形表示と画像操作
• 入力一体化平面ディスプレイの開発と評価
• おもしろいように伝わる!科学英語表現19のツボ, Robert A. Day(著), 畠山雄二,大森充香(訳), 丸善, 2010-07, A5判, 定価(本体2,600円+税)
• 論理混載チップのためのDRAMマクロのモジュール化設計方式の提案
• ソフトエラーからのロールバック機構を有する低オーバーヘッド・高信頼マイコンアーキテクチャ
• 低電力クロック制御を有するCPUのFPGA化
• 高速3次元CGアクセラレータ「GIGALIZE」の開発
• Dependability in Electronic Systems, Nobuyasu Kanekawa,Eishi H.Ibe,Takashi Suga,Yutaka Uematsu(著), Springer, 2010-12, A5変形判, 定価(99.95〓)

スポンサーリンク