DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討
スポンサーリンク
概要
- 論文の詳細を見る
DRAMセルアレーを用いたデジタルニューロチップアーキテクチャの検討を行なった。携帯機器での使用を考慮して電源電圧は1.5Vとした。オンチップのDRAMセルアレーにより10^6本の結合重み値を8ビットのデジタル値で記憶することができる。リフレッシュはニューラルネットワークの演算中に自動的に行なわれる。メモリセルアレーと演算回路を高密度に結合するために、ピッチ整合型演算回路配置方式と積和演算のための複合型乗算器単位回路を提案した。また、低消費電力化のために1.5Vの電源電圧の採用に加えてダイナミック型データ転送回路を提案した。0.5μmCMOS技術を仮定した検討の結果、チップサイズ、消費電力、演算速度はそれぞれ、15.4x18.6mm、75mW、1.37GCPS(Giga Connections Per Second)となることが予想される。8kビットのオンチップDRAMセルアレーと積和演算器を集積した実験用小規模チップを試作して基本動作を確認した。
- 社団法人電子情報通信学会の論文
- 1993-04-23
著者
-
木村 勝高
(株)日立製作所中央研究所
-
青木 正和
日立製作所半導体事業部
-
渡部 隆夫
日立中央研究所
-
中込 儀延
(株)日立製作所半導体事業部
-
伊藤 清男
(株)日立製作所中央研究所
-
伊藤 清男
株式会社日立製作所中央研究所
-
伊藤 清男
日立製作所
-
中込 儀延
株式会社 日立製作所 半導体事業部
-
中込 儀延
日立製作所中央研究所
-
阪田 健
日立製作所中央研究所
-
木村 勝高
日立製作所中央研究所
-
阪田 健
(株)日立製作所中央研究所
-
坂田 健
(株)日立製作所 中央研究所
-
渡部 隆夫
日立製作所中央研究所
-
渡部 隆夫
日立製作所中央研究所 ソリューションlsi研究センタulsi研究部
-
青木 正和
日立製作所中央研究所
関連論文
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- コンテンツ配信用ギガスケールAG-AND型フラッシュメモリセル
- 補間画素配置を用いた高解像度MOS形撮像素子
- 4-1 MOS単板カラーカメラの画質改善
- 高解像度MOS形固体撮像素子
- 3-13 MOS形固体撮像素子の垂直スメア
- 4-13 補色方式単板カラーカメラ
- 2-6 2/3インチ単板カラーカメラ用MOS形固体撮像素子
- 2-5 MOS形固体撮像素子の固定パターン雑音抑圧方法(その1)
- 2-3 MOS形固体撮像素子用低雑音走査回路
- 高速DRAMインタフェース用同期タイミング調整回路
- メモリLSIにおけるアナログ技術
- AND型フラッシュメモリの動向
- 3V単一電源フラッシュメモリのビット毎制御書換え方式の検討
- 3V単一電源フラシュメモリのワードデコーダ回路方式の検討
- 3V単一電源フラッシュメモリの書込みパルス幅べき乗比印加方式の検討
- 9. ニューロ LSI の現状と将来 (<連載> 様々な角度から見たニューラルネットワークの将来像)
- リーク電流低域による256Mb-DRAMの低消費電力化
- ECL 1 Mb Bi-CMOS DRAM の回路設計
- ファイル応用を指向した256MビットDRAMの回路技術
- 大容量DRAMの技術動向とサブ1-V DRAM動作低しきい値高感度アンプ動的制御方式(メモリ技術)
- ギガビットDRAM用高データレート回路技術
- 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 不揮発DRAM用高耐性・低電力回路技術
- MISS型トンネル・ダイオード・メモリ用高S/N化技術
- MISS型トンネル・ダイオード・メモリ用高S/N化技術
- A Precise On-Chip Voltage Generator for a Giga-scale DRAM with a Negative Word-line Scheme
- 高速・低電力強誘電体メモリを実現する新読み出し回路方式
- 階段波出力バッファを用いた低ノイズ・高速データ伝送
- 220MHz 1Gb DRAM用分散形サブアレー制御方式
- 2次元選択給電線方式によるギガビットDRAMのサブスレッショルド電流低減
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討(マイクロ・プロセッサ,ニューラルネットワーク)
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討
- One-hot-spotブロック符号を用いたネットワーク・ルータ向け大容量・低電力ダイナミックCAM(VLSI回路,デバイス技術(高速,低電圧,低電力))
- One-hot-spotブロック符号を用いたネットワーク・ルータ向け大容量・低電力ダイナミックCAM(VLSI回路,デバイス技術(高速,低電圧,低電力))
- インバータ速度制御、低Vthバラツキを可能にする薄膜BOX-SOIデュアル・バックバイアス制御技術(IEDM(先端CMOSデバイス・プロセス技術))
- サブ100nm時代の低リーク・低電力技術(パネルディスカッション)
- サブ100nm時代の低リーク・低電力技術(パネルディスカッション)
- 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- D2G-SOIトランジスタを用いた低電力SoC向けSRAMセル(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 低電圧・低電力時代の回路技術
- ミラー補償による高集積DRAM用電圧リミタ回路の安定化
- 高速大容量メモリー素子の将来
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- パストランジスタ・マルチプレクサを適用した高速54×54ビット乗算器
- ダブルパストランジスタ論理を適用した高速108ビット加算回路
- ダブルパストランジスタ論理(DPL)を適用した高速32ビットALU
- 高速DRAMインタフェース用同期タイミング調整回路
- 高速DRAMインタフェース用同期タイミング調整回路
- 高速ロックインを特徴とする逐次比較型ディジタルDLL
- C-12-23 アンブレラセル : 高集積性・低電圧動作を同時に実現する SOC 向けオンチップメモリセル
- アンブレラセル : SOC向け高集積オンチップメモリセル(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- アンブレラセル : SOC向け高集積オンチップメモリセル(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 混載DRAM用アクセスオプティマイザの提案
- C-12-25 混載DRAM用アクセスオプティマイザの提案
- 2.5V電源フラッシュメモリにおける高精度基準電圧発生回路
- ビット線クランプ方式によるフラッシュメモリ高速読出し動作の検討
- フラッシュメモリにおける高効率高電圧並びに高精度基準電圧発生回路
- フラッシュメモリにおけるウェルデコード消去方式の検討
- フラッシュメモリにおける可変ワード線電圧を用いた高信頼化書込み技術
- 論理混載チップのためのDRAMマクロのモジュール化設計方式の提案
- 三次元描画性能の高度化を支える画像メモリ (特集 新しいライフスタイルとパラダイムシフトを牽引する半導体デバイス) -- (マルチメディアの世界)
- 強誘電体キャパシタを用いたVcc/2プレート不揮発性DRAMの提案及びシミュレーションによる検証
- Vcc/2共通プレートを可能とする不揮発性強誘電体メモリの動作方式の提案
- 2重センスラッチによる2.6ns CMOSウェーブパイプラインSRAM
- 超LSIの低電圧化
- 高速高密度RAM : PLEDM : Phase-State Low Electron-number Drive Memory
- 不揮発性メモリとそのスケーリング
- ビット間スキュー制御を有するシンクロナスDRAMの5GByte/sデータ伝送技術
- ビット間スキュー制御を有するシンクロナスDRAMの5GByte/sデータ伝送技術
- ビット間スキュー制御を有するシンクロナスDRAMの5GByte/sデータ伝送技術
- DRAM論理混線チップのための並列パイプラインデータ転送方式
- 3次元CG用メディアチップの検討
- 不揮発性強誘電体メモリにおける信号量簡易計算手法の提案
- サブ100nm時代の半導体プロセス・製造技術の展望 (特集 最先端半導体デバイスの生産を実現するベストソリューション)
- 0.1μm時代の半導体製造・検査技術の展望 (特集 最新の半導体技術とその応用) -- (半導体製造・検査システム)
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- CPUの待ち時間を削減するDRAMメモリシステムの提案
- ポストPC時代のシステムメモリ技術
- ポストPC時代のシステムメモリ技術
- 0.5V小面積DRAMアレイ実現に向けた電流制御スイッチ付きセンスアンプ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 0.5V小面積DRAMアレイ実現に向けた電流制御スイッチ付きセンスアンプ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 依頼講演 0.5V動作高速CMOS LSIの実現に向けたデバイス特性考慮回路設計 (集積回路)
- 0.5V動作高速CMOS LSIの実現に向けたデバイス特性考慮回路設計(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)