高速大容量メモリー素子の将来
スポンサーリンク
概要
- 論文の詳細を見る
本稿では, まず各種メモリーの分類と用途の概要を述べ, 次にメモリーLSIの中で, 特に技術の先導的役割を果してきたMOS RAMを中心にとり上げ, その開発現況と問題点を概説する.さらにバイポーラRAMやCCDなどについても述べ, 最後に今後の超LSIメモリーを開発するうえでの主要技術課題について述べる.
- 社団法人映像情報メディア学会の論文
- 1979-06-01
著者
関連論文
- ECL 1 Mb Bi-CMOS DRAM の回路設計
- 大容量DRAMの技術動向とサブ1-V DRAM動作低しきい値高感度アンプ動的制御方式(メモリ技術)
- 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 2次元選択給電線方式によるギガビットDRAMのサブスレッショルド電流低減
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討(マイクロ・プロセッサ,ニューラルネットワーク)
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討
- インバータ速度制御、低Vthバラツキを可能にする薄膜BOX-SOIデュアル・バックバイアス制御技術(IEDM(先端CMOSデバイス・プロセス技術))
- 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- D2G-SOIトランジスタを用いた低電力SoC向けSRAMセル(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 低電圧・低電力時代の回路技術
- ミラー補償による高集積DRAM用電圧リミタ回路の安定化
- 高速大容量メモリー素子の将来
- 単板カラーカメラ用npn構造型MOS撮像素子の特性(固体撮像デバイス)
- 超高速半導体デバイス
- 1974年ISSCCのトピックス
- 6-1固体デバイス(6.電子デバイス)(テレビジョン年報)
- 0.5V小面積DRAMアレイ実現に向けた電流制御スイッチ付きセンスアンプ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 0.5V小面積DRAMアレイ実現に向けた電流制御スイッチ付きセンスアンプ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ISSCC
- 1)半導体メモリーの現況と展望(録画研究会(第19回))
- 依頼講演 0.5V動作高速CMOS LSIの実現に向けたデバイス特性考慮回路設計 (集積回路)
- 0.5V動作高速CMOS LSIの実現に向けたデバイス特性考慮回路設計(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)