ECL 1 Mb Bi-CMOS DRAM の回路設計

スポンサーリンク

概要

• 論文の詳細を見る
• 電子情報通信学会エレクトロニクスソサイエティの論文
• 1992-01-25

著者

• 中村 正行

  (株)日立製作所デバイス開発センター

• 秋葉 武定

  日立デバイスエンジニアリング(株)

• 橘川 五郎

  (株)日立製作所中央研究所

• 柳沢 一正

  (株)日立製作所デバイス開発センタ

• 秋葉 武定

  (株)日立デバイスエンジニアリング

• 川尻 良樹

  (株)日立製作所中央研究所

• 宮沢 一幸

  (株)日立製作所デバイス開発センタ

• 伊藤 清男

  (株)日立製作所中央研究所

• 川尻 良樹

  (株)genusion

• 伊藤 清男

  株式会社日立製作所中央研究所

• 橘川 五郎

  日立製作所中央研究所

関連論文

• リーク電流低域による256Mb-DRAMの低消費電力化
• ECL 1 Mb Bi-CMOS DRAM の回路設計
• 1.8V動作4MビットフローティングゲートNOR型B4-Flashテストチップを用いた100MByte/sプログラムの考察(集積エレクトロニクス)
• Gate-Protected Poly-Diode型チャージポンプを用いた1.8V単一電源16Mbit-DINOR型BGOフラッシュメモリ
• ファイル応用を指向した256MビットDRAMの回路技術
• 大容量DRAMの技術動向とサブ1-V DRAM動作低しきい値高感度アンプ動的制御方式(メモリ技術)
• 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 2次元選択給電線方式によるギガビットDRAMのサブスレッショルド電流低減
• DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討(マイクロ・プロセッサ,ニューラルネットワーク)
• DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討
• インバータ速度制御、低Vthバラツキを可能にする薄膜BOX-SOIデュアル・バックバイアス制御技術(IEDM(先端CMOSデバイス・プロセス技術))
• 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• D2G-SOIトランジスタを用いた低電力SoC向けSRAMセル(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
• 低電圧・低電力時代の回路技術
• ミラー補償による高集積DRAM用電圧リミタ回路の安定化
• 高速大容量メモリー素子の将来
• 混載DRAM用アクセスオプティマイザの提案
• C-12-25 混載DRAM用アクセスオプティマイザの提案
• μI/Oアーキテクチャ0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
• μI/Oアーキテクチャ : 0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
• 0.5V小面積DRAMアレイ実現に向けた電流制御スイッチ付きセンスアンプ(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 0.5V小面積DRAMアレイ実現に向けた電流制御スイッチ付きセンスアンプ(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 依頼講演 0.5V動作高速CMOS LSIの実現に向けたデバイス特性考慮回路設計 (集積回路)
• 0.5V動作高速CMOS LSIの実現に向けたデバイス特性考慮回路設計(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)

もっと見る 閉じる

スポンサーリンク