μI/Oアーキテクチャ : 0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
スポンサーリンク
概要
- 論文の詳細を見る
0.13-μm2種-t_<OX> CMOS技術とマルチチップパッケージ(MCP)技術を利用して低コストのシステム:LSIを設計するために、μI/Oアーキテクチャを提案する。μI/Oはモジュール内の共通インターフェースでありMCP内のI/O回路の階層化設計を提供する。この技術によりSiP(System in Package)あるいはSoC(System on Chip)によるIPの再利用が促進される。μI/Oは0.75-1.3Vで動作する回路と1.5-3.6Vで動作する回路間の信号変換が可能なワイドレンジレベル変換回路と、電源遮断された回路ブロックからの不定信号の伝播を防止するシグナルウォール機能を設けていることが特徴である。
- 社団法人電子情報通信学会の論文
- 2002-08-15
著者
-
水野 弘之
(株)日立製作所中央研究所
-
水野 弘之
株式会社日立製作所中央研究所
-
大平 信裕
(株)日立超LSIシステムズ先端技術開発部
-
柳沢 一正
(株)日立製作所デバイス開発センタ
-
柳沢 一正
(株)ルネサステクノロジ
-
菅野 雄介
(株)日立製作所 中央研究所
-
安 義彦
(株)ルネサステクノロジ
-
菅野 雄介
日立製作所中央研究所
-
安 義彦
(株)日立製作所 半導体グループ
-
菅野 雄介
(株)日立製作所中央研究所
-
大平 信裕
(株)日立超lsiシステムズ
-
水野 弘之
(株)日立製作所
関連論文
- 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路 (VLSI設計技術)
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- CMOS LSIの低電圧・高速化に伴うリーク電流増加とその削減技術
- プラスマイナス高電圧の発生を可能とした基板制御型チャージポンプ(電子回路)
- ECL 1 Mb Bi-CMOS DRAM の回路設計
- 階層グルーピング対応バリア同期機構の評価(マイクロアーキテクチャ,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 書き込みマージンを増加させた低電力SoC向け混載SRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集1 SRAM)
- 90nm世代モバイルSoCの低電力化を実現する階層型多分割電源遮断回路技術(VLSI一般(ISSCC2006特集))
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ビット線分離型メモリ階層方式とドミノ型タグ比較器を用いた1V 100MHz 10mWオンチップキャッシュ
- 瞬時電源遮断機構を用いたマルチコアSoC向け省電力ソフトウェア実行環境(組込みシステム,一般)
- Dynamic Voltage & Frequency scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Dynamic Voltage & Frequency Scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- C-12-23 アンブレラセル : 高集積性・低電圧動作を同時に実現する SOC 向けオンチップメモリセル
- アンブレラセル : SOC向け高集積オンチップメモリセル(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- アンブレラセル : SOC向け高集積オンチップメモリセル(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路(回路最適化技術,システム設計及び一般)
- 混載DRAM用アクセスオプティマイザの提案
- C-12-25 混載DRAM用アクセスオプティマイザの提案
- 携帯電話向けアプリケーションプロセッサに最適なスタンバイ電流性能25μA/MbitのオンチップSRAM(新メモリ技術,メモリ応用技術,一般)
- 論理混載チップのためのDRAMマクロのモジュール化設計方式の提案
- 三次元描画性能の高度化を支える画像メモリ (特集 新しいライフスタイルとパラダイムシフトを牽引する半導体デバイス) -- (マルチメディアの世界)
- 1mV電圧分解能・5ns時間分解能のオンチップ電源電圧変動モニタリング技術の提案(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 1mV電圧分解能・5ns時間分解能のオンチップ電源電圧変動モニタリング技術の提案(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- μI/Oアーキテクチャ0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
- μI/Oアーキテクチャ : 0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
- 高速、低消費電力マイクロプロセッサ技術
- 高速、低消費電力マイクロプロセッサ技術
- 超低電力システムLSI向け0.1V-CMOS集積回路 : 低電力回路技術の課題と対策
- 超低電力システムLSI向け0.1V-CMOS集積回路 : 低電力回路技術の課題と対策
- DVS/DVFS技術による低電力化の今後(電源制御,DVFS,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- DVS/DVFS技術による低電力化の今後(電源制御,DVFS, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 低電圧CMOSデジタル回路技術の現状と展望
- 低電圧CMOSデジタル回路技術の現状と展望
- 低電圧CMOSデジタル回路技術の現状と展望
- 電池動作対応低電圧SRAM技術
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- CPUの待ち時間を削減するDRAMメモリシステムの提案
- 階層グルーピング対応バリア同期機構の評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 0.72ns高速読出しと50%電力削減を実現する2Tペアビットセル・カラムソース線バイアス制御方式の28nmマスクROM(低電圧/低消費電力技術,新デバイス・回路とその応用)