混載DRAM用アクセスオプティマイザの提案
スポンサーリンク
概要
- 論文の詳細を見る
将来の混載DRAMの課題は「CPU-DRAM間のデータ転送の高速化」と「アクセス競合によるチップパフォーマンス劣化の防止」である。これらの課題を解決するオンチップDRAMインターフェース回路としてアクセスオプティマイザを提案した。ベンチマークプログラムを用いて性能評価を行った結果、CPU-DRAM 間のデータ転送を30%高速化して、チップパフォーマンスを39%向上できることがわかった。提案したアクセスオプティマイザと8MbitのDRAMマクロを混載したテストチップを試作した。
- 社団法人電子情報通信学会の論文
- 1999-05-27
著者
-
渡部 隆夫
日立中央研究所
-
柳沢 一正
(株)日立製作所デバイス開発センタ
-
柳沢 一正
(株)ルネサステクノロジ
-
渡部 隆夫
(株)日立製作所中央研究所
-
渡部 隆夫
日立製作所中央研究所 ソリューションlsi研究センタulsi研究部
-
三浦 誓士
日立製作所 中央研究所
-
佐藤 潤
(株)日立製作所 半導体事業本部
-
三浦 誓士
(株)日立製作所 中央研究所
-
鮎川 一重
(株)日立製作所 中央研究所
-
戸田 誠
(株)日立製作所 中央研究所
-
岩村 哲哉
(株)日立超LSIシステムズ
-
星 浩一
(株)日立超LSIシステムズ
-
鮎川 一重
日立製作所中央研究所
-
渡部 隆夫
(株)日立製作所 中央研究所
-
渡部 隆夫
(株)日立製作所
関連論文
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 9. ニューロ LSI の現状と将来 (<連載> 様々な角度から見たニューラルネットワークの将来像)
- ECL 1 Mb Bi-CMOS DRAM の回路設計
- 書き込みマージンを増加させた低電力SoC向け混載SRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集1 SRAM)
- 90nm世代モバイルSoCの低電力化を実現する階層型多分割電源遮断回路技術(VLSI一般(ISSCC2006特集))
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討(マイクロ・プロセッサ,ニューラルネットワーク)
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討
- ロジックプロセス互換型SESOメモリセルによる低ソフトエラー(0.1FIT/Mb)、高速動作(100MHz)、長リテンション(100ms)の実現(低電圧/低消費電力技術,新デバイス・回路とその応用)
- C-12-23 アンブレラセル : 高集積性・低電圧動作を同時に実現する SOC 向けオンチップメモリセル
- アンブレラセル : SOC向け高集積オンチップメモリセル(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- アンブレラセル : SOC向け高集積オンチップメモリセル(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 混載DRAM用アクセスオプティマイザの提案
- C-12-25 混載DRAM用アクセスオプティマイザの提案
- システム混載に対応したDRAMモジュ-ル (特集 システムソリュ-ションを実現する半導体デバイス技術)
- 携帯電話向けアプリケーションプロセッサに最適なスタンバイ電流性能25μA/MbitのオンチップSRAM(新メモリ技術,メモリ応用技術,一般)
- 論理混載チップのためのDRAMマクロのモジュール化設計方式の提案
- 三次元描画性能の高度化を支える画像メモリ (特集 新しいライフスタイルとパラダイムシフトを牽引する半導体デバイス) -- (マルチメディアの世界)
- キャッシュ内蔵SDRAMのレイテンシを短縮できるメモリコントローラの提案(プロセッサ, DSP, 画像処理技術及び一般)
- キャッシュ内蔵SDRAMのレイテンシを短縮できるメモリコントローラの提案(プロセッサ, DSP, 画像処理技術及び一般)
- キャッシュ内蔵SDRAMのレイテンシを短縮できるメモリコントローラの提案(プロセッサ, DSP, 画像処理技術及び一般)
- キャッシュ内蔵SDRAMのレイテンシを短縮できるメモリコントローラの提案(プロセッサ, DSP, 画像処理技術及び一般)
- SDRAMモード制御技術の提案(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- DRAM論理混線チップのための並列パイプラインデータ転送方式
- 3次元CG用メディアチップの検討
- μI/Oアーキテクチャ0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
- μI/Oアーキテクチャ : 0.13μmCMOS技術とMCP技術を用いたインターフェース設計技術
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- ED2000-113 / SDM2000-95 / ICD2000-49 低電圧動作LSIのためのレベル変換回路の提案
- CPUの待ち時間を削減するDRAMメモリシステムの提案
- ポストPC時代のシステムメモリ技術
- ポストPC時代のシステムメモリ技術
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 恒久的データアーカイブに向けた石英ガラスへの記録再生技術(固体メモリ・媒体,一般)
- 0.72ns高速読出しと50%電力削減を実現する2Tペアビットセル・カラムソース線バイアス制御方式の28nmマスクROM(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 数億年以上のデータ保存に向けたストレージ技術