SDRAMモード制御技術の提案(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
スポンサーリンク
概要
- 論文の詳細を見る
SDRAMの動作時電力とレイテンシを大幅に低減するSDRAMモード制御技術を開発した。ベンチマークプログラムによる性能評価を行った結果、消費電流を最大40%削減でき、レイテンシを最大38%短縮できることを確認した。0.18-μm CMOSテクノロジを想定し、本技術を実現するコントローラを設計した。本コントローラの消費電流は電源電圧1. 8V、100MHz動作時において2.5mA、面積は0.28m^m2である。
- 社団法人電子情報通信学会の論文
- 2004-12-09
著者
関連論文
- 混載DRAM用アクセスオプティマイザの提案
- C-12-25 混載DRAM用アクセスオプティマイザの提案
- 論理混載チップのためのDRAMマクロのモジュール化設計方式の提案
- キャッシュ内蔵SDRAMのレイテンシを短縮できるメモリコントローラの提案(プロセッサ, DSP, 画像処理技術及び一般)
- キャッシュ内蔵SDRAMのレイテンシを短縮できるメモリコントローラの提案(プロセッサ, DSP, 画像処理技術及び一般)
- キャッシュ内蔵SDRAMのレイテンシを短縮できるメモリコントローラの提案(プロセッサ, DSP, 画像処理技術及び一般)
- キャッシュ内蔵SDRAMのレイテンシを短縮できるメモリコントローラの提案(プロセッサ, DSP, 画像処理技術及び一般)
- SDRAMモード制御技術の提案(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- DRAM論理混線チップのための並列パイプラインデータ転送方式
- 3次元CG用メディアチップの検討