3次元CG用メディアチップの検討

スポンサーリンク

概要

論文の詳細を見る
3次元コンピュータグラフィックス(3DCG)の表示機能を持つ携帯機器を仮定して、3DCG描画用1チップアーキテクチャの検討を行なった。3DCG用のダブルバッファと背景あるいはスーパーインポーズ用の2次元バッファ用のオンチップDRAMセルアレー、オンチップ画素生成ユニット、3次元バッファに密着して配置したz比較、αブレンド回路、3次元CG画像と2次元の画像合成するための画面合成ユニット等を提案した。0.35μmCMOS技術を仮定した推定の結果、チップサイズ、消費電力、描画速度、メモリアレーのI, Oデータレートはそれぞれ、14×13.5mm、590mW(@3.3V)、0.25Mポリゴン/秒(@400画素/ポリゴン)、1GByte/sとなることが予想される。回路解析の結果からは、本チップは、1.5V動作も可能である。基本動作の確認のため、実験用小規模チップを試作中である。
社団法人電子情報通信学会の論文
1994-08-25

著者

関連論文

もっと見る

スポンサーリンク