中込 儀延 | 日立製作所中央研究所
スポンサーリンク
概要
関連著者
-
中込 儀延
株式会社 日立製作所 半導体事業部
-
中込 儀延
日立製作所中央研究所
-
中込 儀延
(株)日立製作所半導体事業部
-
青木 正和
日立製作所中央研究所
-
渡部 隆夫
日立中央研究所
-
阪田 健
(株)日立製作所中央研究所
-
坂田 健
(株)日立製作所 中央研究所
-
渡部 隆夫
日立製作所中央研究所 ソリューションlsi研究センタulsi研究部
-
青木 正和
日立製作所半導体事業部
-
堀口 真志
(株)日立製作所半導体事業部
-
阪田 健
日立製作所中央研究所
-
鈴木 誠
日立製作所中央研究所
-
渡部 隆夫
日立製作所中央研究所
-
鈴木 誠
日立製作所 中央研究所
-
大久保 教夫
日立製作所中央研究所
-
鈴木 誠
日立 中研
-
鮎川 一重
日立製作所中央研究所
-
竹内 幹
(株)日立製作所半導体事業部
-
佐藤 高史
(株)日立製作所半導体事業部
-
木村 勝高
(株)日立製作所中央研究所
-
青木 正和
(株)日立製作所中央研究所
-
田中 均
日立超LSIシステムズ
-
長谷川 雅俊
(株)日立製作所デバイス開発センター
-
梶谷 一彦
(株)日立製作所デバイス開発センター
-
伊藤 清男
(株)日立製作所中央研究所
-
梶谷 一彦
エルピーダメモリ(株)開発センター
-
梶谷 一彦
日立製作所デバイス開発センタ
-
梶谷 一彦
(株)日立製作所デバイス開発センタ
-
伊藤 清男
株式会社日立製作所中央研究所
-
伊藤 清男
日立製作所
-
長谷川 雅俊
日立製作所デバイス開発センタ
-
堀口 真志
日立製作所中央研究所
-
関口 知紀
株式会社日立製作所中央研究所
-
関口 知紀
日立製作所中央研究所
-
木村 勝高
日立製作所中央研究所
-
新保 利信
日立超LSIエンジニアリング
-
佐々木 勝朗
日立製作所 (アメリカ)
-
関口 知紀
(株)日立製作所中央研究所
-
西尾 洋二
(株)日立製作所 半導体事業部
-
竹内 幹
(株)日立製作所 中央研究所
-
松野 勝己
(株)日立製作所 中央研究所
-
管野 利夫
(株)日立製作所半導体事業部
-
松野 勝己
(株)日立製作所 中央研究所:(現)日立製作所半導体事業部
-
松野 勝己
(株)日立製作所 半導体事業部
-
西尾 洋二
(株)日立製作所半導体事業部
-
佐藤 高史
(株)日立製作所
-
大倉 理
(株)日立製作所 中央研究所
-
藤田 良
株式会社日立製作所 日立研究所
-
中村 正行
(株)日立製作所デバイス開発センター
-
川瀬 靖
日立デバイスエンジニアリング(株)
-
秋葉 武定
日立デバイスエンジニアリング(株)
-
柳沢 一正
(株)ルネサステクノロジ
-
加賀 徹
日立製作所中央研究所
-
大倉 理
日立製作所中央研究所
-
渡部 隆夫
(株)日立製作所中央研究所
-
佐々木 勝郎
日立製作所中央研究所
-
上田 茂樹
日立製作所半導体事業部半導体開発センタ
-
阪田 健
日立中央研究所
-
堀口 真志
日立中央研究所
-
竹内 幹
日立中央研究所
-
青木 正和
日立半導体事業部
-
中込 儀延
日立中央研究所
-
樋口 久幸
日立製作所中央研究所
-
高杉 恒一
日立製作所中央研究所
-
山中 俊明
日立製作所中央研究所
-
福井 健一
東京工業大学大学院総合理工学研究科知能システム科学専攻
-
鈴木 誠
日立中研
-
大久保 教夫
日立中研
-
中込 儀延
日立中研
-
福井 健一
(株)日立製作所半導体事業部
-
遠藤 均
日立超LSIエンジニアリング(株)
-
船場 誠司
(株)日立製作所半導体事業部
-
伊藤 伸高
(株)日立製作所デバイス開発センタ
-
山中 俊明
(株)日立製作所中央研究所
-
鮎川 一重
株式会社 日立製作所 中央研究所
-
渡部 隆夫
株式会社 日立製作所 中央研究所
-
藤田 良
株式会社 日立製作所 日立研究所
-
柳沢 一正
株式会社 日立製作所 半導体事業部
-
曽我 満
株式会社 日立製作所 産業機器事業部
-
田中 裕二
株式会社 日立製作所 半導体事業部
-
杉江 由三
日立デバイスエンジニアリング株式会社
-
橘 下
日立製作所中央研究所
-
山中 俊明
日立 中研
-
鮎川 一重
日立中央研究所
-
中込 儀延
日立半導体事業部
-
加賀 徹
日立製作所 中央研究所
著作論文
- リーク電流低域による256Mb-DRAMの低消費電力化
- ギガビットDRAM用高データレート回路技術
- 階段波出力バッファを用いた低ノイズ・高速データ伝送
- 220MHz 1Gb DRAM用分散形サブアレー制御方式
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討(マイクロ・プロセッサ,ニューラルネットワーク)
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討
- パストランジスタ・マルチプレクサを適用した高速54×54ビット乗算器
- ダブルパストランジスタ論理を適用した高速108ビット加算回路
- ダブルパストランジスタ論理(DPL)を適用した高速32ビットALU
- 高速ロックインを特徴とする逐次比較型ディジタルDLL
- 論理混載チップのためのDRAMマクロのモジュール化設計方式の提案
- 強誘電体キャパシタを用いたVcc/2プレート不揮発性DRAMの提案及びシミュレーションによる検証
- Vcc/2共通プレートを可能とする不揮発性強誘電体メモリの動作方式の提案
- 2重センスラッチによる2.6ns CMOSウェーブパイプラインSRAM
- 超LSIの低電圧化
- ビット間スキュー制御を有するシンクロナスDRAMの5GByte/sデータ伝送技術
- ビット間スキュー制御を有するシンクロナスDRAMの5GByte/sデータ伝送技術
- DRAM論理混線チップのための並列パイプラインデータ転送方式
- 3次元CG用メディアチップの検討