ビット間スキュー制御を有するシンクロナスDRAMの5GByte/sデータ伝送技術
スポンサーリンク
概要
- 論文の詳細を見る
シンクロナスDRAM(SDRAM)を用いるメモリシステムのための, 5GByte/sデータ伝送技術について述べる。まず, SDRAM, モジュール, およびマザーボードを含めた実装シミュレーションにより, メモリシステムが十分な帯域を持つための電気特性の改善方法を示した。さらに, 30psより良い精度を持ち, 複数の出力に対して独立に遅延量を制御可能な, 新しい可変遅延回路を提案した。この回路を用いて, データ信号経路間の不揃いに起因するビット間スキューを補償することにより, データ書込み/読出し動作それぞれについて, 5.2/5.9GByte/s(327/370MHz×64bit, ダブルデータレート)の伝送速度が, シミュレーションで得られた。
- 社団法人電子情報通信学会の論文
- 1998-06-19
著者
-
佐藤 高史
(株)日立製作所半導体事業部
-
中込 儀延
(株)日立製作所半導体事業部
-
中込 儀延
株式会社 日立製作所 半導体事業部
-
中込 儀延
日立製作所中央研究所
-
西尾 洋二
(株)日立製作所 半導体事業部
-
管野 利夫
(株)日立製作所半導体事業部
-
西尾 洋二
(株)日立製作所半導体事業部
-
佐藤 高史
(株)日立製作所
関連論文
- メモリ回路を用いた回路分割型回路シミュレーション方式の評価
- リーク電流低域による256Mb-DRAMの低消費電力化
- ギガビットDRAM用高データレート回路技術
- 階段波出力バッファを用いた低ノイズ・高速データ伝送
- 220MHz 1Gb DRAM用分散形サブアレー制御方式
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討(マイクロ・プロセッサ,ニューラルネットワーク)
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討
- パストランジスタ・マルチプレクサを適用した高速54×54ビット乗算器
- ダブルパストランジスタ論理を適用した高速108ビット加算回路
- ダブルパストランジスタ論理(DPL)を適用した高速32ビットALU
- 高速ロックインを特徴とする逐次比較型ディジタルDLL
- 300MHz 2Mb CMOSパイプラインバーストSRAM
- 論理混載チップのためのDRAMマクロのモジュール化設計方式の提案
- 強誘電体キャパシタを用いたVcc/2プレート不揮発性DRAMの提案及びシミュレーションによる検証
- Vcc/2共通プレートを可能とする不揮発性強誘電体メモリの動作方式の提案
- 2重センスラッチによる2.6ns CMOSウェーブパイプラインSRAM
- 超LSIの低電圧化
- 高速キャッシュSRAM用センスアンプ回路
- クロストークノイズによる配線遅延の変動とノイズ波形のモデル化に関する検討
- クロストークノイズによる配線遅延の変動とノイズ波形のモデル化に関する検討
- ビット間スキュー制御を有するシンクロナスDRAMの5GByte/sデータ伝送技術
- ビット間スキュー制御を有するシンクロナスDRAMの5GByte/sデータ伝送技術
- ビット間スキュー制御を有するシンクロナスDRAMの5GByte/sデータ伝送技術
- DRAM論理混線チップのための並列パイプラインデータ転送方式
- 3次元CG用メディアチップの検討
- 不揮発性強誘電体メモリにおける信号量簡易計算手法の提案
- 167MHz 1Mbit CMOSシンクロナスキャッシュSRAM