300MHz 2Mb CMOSパイプラインバーストSRAM
スポンサーリンク
概要
- 論文の詳細を見る
近年、パーソナルコンピュータの高性能化に伴い、2次キャッシュSRAMは高速化、大容量化、ワイドバンド化が要求されている。この要求に対し、我々は300MHz 2Mb CMOSパイプラインバーストSRAMを設計した。本報告では、2Mbでありながら300MHz(レイテンシー4)という動作周波数を満足させる高速化技術(マットバースト方式、データバス階層化、プリデコーダ内蔵レジスタ)について述べる。
- 社団法人電子情報通信学会の論文
- 1997-08-13
著者
-
原田 昌樹
日立超lsiエンジニアリング(株)
-
森田 貞幸
日立超LSIエンジニアリング
-
福井 健一
東京工業大学大学院総合理工学研究科知能システム科学専攻
-
福井 健一
(株)日立製作所半導体事業部
-
矢幡 秀治
(株)日立製作所 半導体事業部
-
西尾 洋二
(株)日立製作所 半導体事業部
-
平石 厚
(株)日立製作所 半導体事業部
-
長野 知博
日立超LSIエンジニアリング(株)
-
厨子 弘文
日立超LSIエンジニアリング(株)
-
園田 崇宏
日立超LSIエンジニアリング(株)
-
川内野 春子
日立超LSIエンジニアリング(株)
-
森田 貞幸
(株)ルネサステクノロジ
-
森田 貞幸
日立超lsiエンジニアリング(株)
-
西尾 洋二
(株)日立製作所半導体事業部
関連論文
- 12.5ns 16Mビット CMOS SRAM
- D-12-104 ブースティングによるエッジ抽出法に関する研究(D-12.パターン認識・メディア理解,一般講演)
- 高速ロックインを特徴とする逐次比較型ディジタルDLL
- 300MHz 2Mb CMOSパイプラインバーストSRAM
- 従来型メモリセルの1/3の面積を実現する縦型MOSを用いた4トランジスタSRAMセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 従来型メモリセルの1/3の面積を実現する縦型MOSを用いた4トランジスタSRAMセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 高速キャッシュSRAM用センスアンプ回路
- ビット間スキュー制御を有するシンクロナスDRAMの5GByte/sデータ伝送技術
- ビット間スキュー制御を有するシンクロナスDRAMの5GByte/sデータ伝送技術
- ビット間スキュー制御を有するシンクロナスDRAMの5GByte/sデータ伝送技術
- 167MHz 1Mbit CMOSシンクロナスキャッシュSRAM
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 薄膜MOSトランジスタを用いた40nm CMOS高速応答デジタルLDOレギュレータ(エナジーハーベスティング・電源・ドライバ,低電圧/低消費電力技術,新デバイス・回路とその応用)