12.5ns 16Mビット CMOS SRAM
スポンサーリンク
概要
- 論文の詳細を見る
0.4μm CMOS技術を用いた16MbCMOS SRAMを開発した。コモンセントロイドレイアウトセンスンプによりアクセス時間を2.4ns高速化した。フレキシブル冗長方式によりアクセス時間の遅れなしに高効率の欠陥救済を実現した。STC付のメモリセルにより、耐ソフトエラーを実現した。チップ面積215mm^2の16MbCMOS SRAMを試作し、アクセス時間12.5nsを得た。
- 社団法人電子情報通信学会の論文
- 1993-11-26
著者
-
池田 修二
日立製作所半導体事業部
-
池田 修二
(株)日立製作所半導体グループ:(現)トレセンティテクノロジーズ
-
石橋 孝一郎
(株)日立製作所中央研究所
-
石橋 孝一郎
ルネサス テクノロジ
-
石橋 孝一郎
日立製作所中央研究所
-
橋本 直孝
日立製作所半導体事業部
-
小宮路 邦広
日立製作所中央研究所
-
朝山 匡一郎
日立製作所
-
森田 貞幸
日立超LSIエンジニアリング
-
青砥 敏郎
日立超LSIエンジニアリング
-
森田 貞幸
(株)ルネサステクノロジ
-
森田 貞幸
日立超lsiエンジニアリング(株)
-
朝山 匡一郎
日立
-
小宮路 邦広
(株)日立製作所、半導体事業部
関連論文
- 特異場理論を応用した半導体デバイス無転位設計手法の検討
- 薄膜の内部応力を考慮したトランジスタ構造の応力解析方法の検討
- 半導体浅溝型素子分離(SGI)構造の酸化反応誘起応力の検討
- 413 半導体浅溝型素子分離構造の酸化誘起応力
- 応力緩和による半導体浅溝型素子分離構造の形状制御
- 厚膜MOS電源スイッチを用いた高速電源遮断技術によるモバイルプロセッサの低電力化(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 厚膜MOS電源スイッチを用いた高速電源遮断技術によるモバイルプロセッサの低電力化(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計
- PTI-ABC SOIを用いた低消費電力SOC設計 : ボディバイアスコントロールによるばらつきを抑えた低消費電力回路設計(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 65nm SoC向け混載SRAMでの動作マージン改善回路(VLSI回路,デバイス技術(高速,低電圧,低消費電力))