遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路(回路最適化技術,システム設計及び一般)

概要

論文の詳細を見る
モジュール単位のDVFS制御を実施する際に,電源電圧変更中のモジュール間の同期を維持するクロック同期回路の試作・評価を行った。この同期回路はDVFS制御中の電源電圧が単調変化することを利用し,クロックの伝播遅延の変化を予測し測定範囲を限定することで面積削減を実現している。その結果,従来方式の同期回路と比べて面積は77%削減され,40nmのCMOSプロセスでは5.65×10^<-3>mm^2となった。また,数百mVの電圧変更レンジと,数n秒に及ぶクロックの伝播遅延の変動に対応するため,幅広い振幅を持つ入力クロックの位相関係を少ない誤差で判定する振幅位相比較器,そして,幅広いレンジの遅延時間を高精度に変更する可変遅延段も開発した。試作回路を測定した結果,2つのモジュールの電源電圧のうち,一方を固定したまま,他方を-300mVの範囲で遷移させた場合,周波数100MHz-1GHzにおいて,モジュール間スキューをクロック周期の6.8%以下に抑制できることを確認した。また,印加電圧1.1V,動作周波数100MHzにおけるクロック同期回路の消費電流はわずか0.48mAであった。
社団法人電子情報通信学会の論文
2010-05-12