グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
スポンサーリンク
概要
- 論文の詳細を見る
2命令を同時に実行し、チップサイズが58mm^2のマイクロプロセッサを開発した。0.25ミクロン, 5層配線CMOSプロセスを用い、200MHz動作時の消費電力は1.2Wである。本報告は、チップ概要、低電力のための機構、および高性能化のために行った設計内容について述べる。浮動小数点演算の高性能化のため、1クロックにつき7個の単精度浮動小数点演算を処理可能なグラフィックFPU、およびサポート命令を設けた。このグラフィックFPUは2ステージ構成の4元内積(積和)演算器を有する。該内積演算器のディレイ(シミュレーション値)は3.69nsである。
- 社団法人電子情報通信学会の論文
- 1998-04-24
著者
-
山田 哲也
(株)日立製作所 中央研究所
-
津野田 賢伸
(株)日立製作所
-
内山 邦男
(株)日立製作所
-
島崎 靖久
(株)ルネサステクノロジ
-
関 光穂
(株)日立製作所 日立研究所
-
長谷川 淳
株式会社ルネサステクノロジ
-
前島 英雄
(株)日立製作所日立研究所第8部
-
前島 英雄
(株)日立製作所半導体事業本部
-
前島 英雄
(株)日立製作所半導体事業部半導体技術開発センタ
-
前島 英雄
(株)日立製作所
-
鈴木 敬
(株)日立製作所中央研究所センサネット戦略プロジェクト
-
服部 俊洋
(株)日立製作所 中央研究所
-
荒川 文男
株式会社日立製作所
-
服部 俊洋
株式会社ルネサステクノロジ
-
長谷川 淳
(株)日立製作所情報通信事業部
-
西井 修
(株)ルネサステクノロジシステムコア技術統括部
-
中野 定樹
(株)日立製作所
-
西井 修
(株)日立製作所中央研究所
-
荒川 文男
(株)日立製作所中央研究所
-
石橋 孝一郎
(株)日立製作所中央研究所
-
志村 隆則
(株)日立製作所中央研究所
-
橘 貢
(株)日立製作所中央研究所
-
戸塚 米太郎
(株)日立製作所中央研究所
-
中川 典夫
(株)日立製作所半導体事業部
-
成田 進
(株)日立製作所半導体事業部
-
島崎 靖久
(株)日立製作所半導体事業部
-
里村 隆一
(株)日立製作所デバイス開発センタ
-
高須賀 知哉
(株)日立超LSIシステムズ
-
石橋 孝一郎
ルネサス テクノロジ
-
内山 邦男
(株)日立製作所研究開発本部
-
志村 隆則
株式会社日立製作所中央研究所
-
服部 俊洋
ルネサステクノロジ
-
荒川 文男
株式会社 日立製作所 中央研究所
-
鈴木 敬
(株)日立製作所中央研究所
-
中野 定樹
(株)日立製作所中央研究所
-
中川 典夫
(株)日立製作所半導体グループシステムlsi事業部
-
成田 進
(株)日立製作所半導体グループシステムlsi事業部
-
里村 隆一
(株)日立製作所半導体グループデバイス開発センタ
-
志村 隆則
(株)日立製作所
-
関 光穂
(株)日立製作所電力・電機グループ大みか事業所
-
服部 俊洋
ルネサスモバイル株式会社
関連論文
- 54倍速AACエンコードを実現するヘテロジニアスマルチコアアーキテクチャの検討(マルチコア,プロセッサ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 54倍速AACエンコードを実現するヘテロジニアスマルチコアアーキテクチャの検討(マルチコア,プロセッサ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 3.4nW/bps通信、22cm測位を実現する1ccセンサノード(アナログ・デジアナ・センサ,通信用LSI)
- 再構成プロセッサFE-GA上へのFFTのマッピング(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- 再構成プロセッサFE-GAのオーディオ処理への応用(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- 構成情報の階層記憶制御による再構成型プロセッサFE-GAの性能/面積比の向上(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- ディジタルメディア向け再構成型プロセッサFE-GAの概要(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- 大規模ゲートアレイ用高速自動配線手法
- 描画属性処理機構を強化した高速グラフィックス・プロセッサ
- 高集積マイクロコンピュータに適したマイクロプログラム制御方式
- ANC音声認識の非線形手法による一制御法の検討
- 命令レベル並列計算機のためのリカレンス演算の高速化手法とコンパイラへの実装
- アーキテクチャ・プログラマビリティを備えたマイクロプロセサの設計手法
- 組み込みプロセッサコアSH-X2の開発(プロセッサ, DSP, 画像処理技術及び一般)
- 間欠動作型CMOS UWB-IR受信機アナログフロントエンド(アナログ・デジアナ・センサ,通信用LSI)
- センサはウェブを超える : 省力化から知覚化へ(ユビキタス・センサネットワークを支える理論,および一般)
- 1cc超小型UWBセンサノードの開発(システムオンシリコン,RFID技術及び一般)
- AS-4-5 1cc超小型ノードを用いた22cm高精度測位システムの開発(2) : UWB測位システムの実証実験(AS-4.将来ライフを拓くユビキタス技術(2)-ネットワークセンシングにおける協調と融合-,シンポジウム)
- AS-4-4 1cc超小型ノードを用いた22cm高精度測位システムの開発(1) : 超低電力UWBセンサノードの開発(AS-4.将来ライフを拓くユビキタス技術(2)-ネットワークセンシングにおける協調と融合-,シンポジウム)
- A-5-13 UWBを用いた高精度測位応用に向けて(A-5.ワイドバンドシステム,一般講演)
- ユビキタス情報社会の実現に向けた半導体技術 (特集 ユビキタス情報社会を支える半導体)
- 独立に周波数制御可能な4320MIPS、SMP/AMP対応4プロセッサLSIの開発(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 情報家電用マルチコアSMP実行モードにおけるマルチグレイン並列処理(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 独立に周波数制御可能な4320MIPS、SMP/AMP対応4プロセッサLSIの開発(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 情報家電用マルチコアSMP実行モードにおけるマルチグレイン並列処理(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 階層グルーピング対応バリア同期機構の評価(マイクロアーキテクチャ,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 書き込みマージンを増加させた低電力SoC向け混載SRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集1 SRAM)
- AT-2-2 動的再構成プロセッサFE-GAとその開発環境(AT-2.リコンフィギュラブルデバイスとCAD技術,パネルセッションチュートリアルセッション,ソサイエティ企画)
- 90nm世代モバイルSoCの低電力化を実現する階層型多分割電源遮断回路技術(VLSI一般(ISSCC2006特集))
- B-7-110 センサネット向け分散イベントハンドリングミドルウェア(B-7.情報ネットワーク,一般講演)
- B-7-109 多様なセンサノードに対応可能なセンサネットミドルウェア機能の提案(B-7.情報ネットワーク,一般講演)
- CS-9-3 センサネットによる情報サービスの検討(CS-9. センサネット: エレクトロニクスと情報技術の融合, エレクトロニクス2)
- センサーネットワーク研究への取組み : 日立のセンサネット(特別セッション : センサネットワーク特集)
- センサーネットワーク研究への取組み : 日立のセンサネット(特別セッション : センサネットワーク特集)
- IP再利用を促進するインタフェース記述言語O_ωL
- グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
- グラフィック浮動小数点演算を強化した200MHz 1.2W 1.4GFLOPSプロセッサ
- グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
- Efficient Software Performance Estimation Methods for Hardware/Software Codesign
- 大規模論理関数用BDDパッケージ : H-BDD
- 3. ユビキタス・コンピューティング時代の組み込みマイクロコンピュータ, SuperHとM32R(実例, 新世代マイクロプロセッサアーキテクチャ(後編))
- 情報家電用ヘテロジニアスマルチコアRP-Xにおけるコンパイラ低消費電力制御性能
- 情報家電用ヘテロジニアスマルチコア用自動並列化コンパイラフレームワーク
- 電力性能比向上を追求する先端プロセッサの技術動向(VLSI一般(ISSCC2006特集))
- 電力性能比向上を追求する先端プロセッサの技術動向
- 組込みプロセッサの現状と課題 : 高性能と低電力の両立に向けて(プロセッサ, DSP, 画像処理技術及び一般)
- 組込みプロセッサの現状と課題 : 高性能と低電力の両立に向けて(プロセッサ, DSP, 画像処理技術及び一般)
- 組込みプロセッサの現状と課題 : 高性能と低電力の両立に向けて(プロセッサ, DSP, 画像処理技術及び一般)
- 組込みプロセッサの現状と課題 : 高性能と低電力の両立に向けて(プロセッサ, DSP, 画像処理技術及び一般)
- CPU消費電力削減のための周波数-電圧協調型電力制御方式の設計ルールとフィードバック予測方式による適用(VLSIシステム)
- 誘導結合を用いたプロセッサと複数メモリの三次元集積技術(システム設計と最適化II,システム設計及び一般)
- 典型日遷移列に基づく生活モデルの提案(マルチメディア通信,マルチメディアシステム,ライフログ活用技術、IP放送/映像伝送,一般)
- 典型日遷移列に基づく生活モデルの提案(マルチメディア通信,マルチメディアシステム,ライフログ活用技術、IP放送/映像伝送,一般)
- 周波数-電圧協調型省電力制御におけるアルゴリズムとデザインルール
- 周波数-電圧協調型省電力制御におけるアルゴリズムとデザインルール
- 周波数-電圧協調型電力制御における使用周波数群決定方法の提案とMPEG-4デコーダによる検証
- 次世代携帯電話向けアプリケーションプロセッサ技術
- 携帯電話向けアプリケーションプロセッサによるMPEG-4エンコーダの実現
- 携帯電話向けアプリケーションプロセッサによるMPEG-4エンコーダの実現
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- SuperHマイクロプロセッサの低消費電力・高性能化技術
- SuperHマイクロプロセッサの低消費電力・高性能化技術
- SuperHマイクロプロセッサの低消費電力・高性能化技術
- ディジタル家電向けプロセッサコアの開発(VLSIシステム, システム開発論文)
- 直列レプリカビット線技術を使用した40nm低電力SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 携帯電話向けアプリケーションプロセッサに最適なスタンバイ電流性能25μA/MbitのオンチップSRAM(新メモリ技術,メモリ応用技術,一般)
- 組み込みプロセッサコアSH-X2の開発(プロセッサ, DSP, 画像処理技術及び一般)
- 組み込みプロセッサコアSH-X2の開発(プロセッサ, DSP, 画像処理技術及び一般)
- 組み込みプロセッサコアSH-X2の開発(プロセッサ, DSP, 画像処理技術及び一般)
- 167MHz 0.4W 1.2GFLOPSプロセッサ向け浮動小数点演算ユニットの開発
- 167MHz 0.4W 1.2GFLOPSプロセッサ向け浮動小数点演算ユニットの開発
- 共有バス方式マルチプロセッサシステムにおけるキャッシュデータ一致プロトコルの方式評価
- 共有バス方式マルチプロセッサシステムにおけるキャッシュデータ一致プロトコルの提案
- 誘導結合通信を用いた低消費電力・高性能三次元プロセッサの開発 : 90nm CMOSマルチコアプロセッサと65nm CMOS SRAMの三次元システム集積(若手研究会)
- 167MHz0.4W1.2GFLOPSプロセッサ向け浮動小数点演算ユニットの開発
- Nomadic Computing用低消費電力RISCプロセッサ : 日立SH3の低消費電力化技術
- 制御用16ビットマイクロコンピュータのアーキテクチャ
- 制御用マルチコンピュータシステムにおける共有メモリの設計と解析
- マイクロコンピュータ開発における新しい概念の創造活動 (私の研究生活事始め)
- ゲートアレイ用レイアウトCADシステム
- 大規模ゲートアレイ用自動配置プログラム
- 167MH_z 0.4W 1.2GFLOPSプロセッサ向け浮動小数点演算ユニットの開発
- 組込み型RISCプロセッサの技術動向
- ディジタル民生用マイクロコンピュータにおける低電力設計(低電力LSI論文小特集)
- 組込み型プロセッサの現状と将来
- 組込み型プロセッサの現状と将来
- 階層グルーピング対応バリア同期機構の評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- ISSCCの動向と日立製作所の発表論文 (OAを推進するVLSI技術) -- (基盤技術)
- ISSCC′86に見る半導体技術の動向 (情報産業を推進するVLSI技術)
- 組込み型プロセッサの現状と将来
- 高集積化動向 ( マイクロプロセッサ 3.)
- システムLSIにおけるプロセッサ技術
- システムLSIにおけるプロセッサ技術
- リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発
- リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発
- リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発(プロセッサ・ハードウェア,組込み技術とネットワークに関するワークショップETNET2013)
- リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発(プロセッサーハードウェア,組込み技術とネットワークに関するワークショップETNET2013)