次世代携帯電話向けアプリケーションプロセッサ技術
スポンサーリンク
概要
- 論文の詳細を見る
携帯電話は第2世代から第3世代へ移行しつつあり,これに伴い動画やゲームといった機能面の拡張が急速に進んでいる.これに対応するために,アプリケーションプロセッサへのニーズが高まっている.ここでは,アプリケーションプロセッサSH-Mobileにおける高速,低電力手法について述べる.SH-Mobileは,CPUとDSPを結合したSH3-DSPをコアとして使用し,さらにマルチメディア向けに大容量のSRAMを内蔵している.これらを用いてMPEG-4符号化処理やJavaなどのミドルウェア高速化を図っている.また,オンチップRAMの低電力アクセス技術やリーク電流削減のための部分電源遮断技術などを用い,動作時および待機時の低電力化を図っている.
- 社団法人電子情報通信学会の論文
- 2002-12-12
著者
-
山田 哲也
(株)日立製作所 中央研究所
-
津野田 賢伸
(株)日立製作所
-
内山 邦男
(株)日立製作所
-
石川 誠
東京工業大学 工学部
-
山田 哲也
株式会社日立製作所
-
入江 直彦
日立製作所中央研究所
-
入江 直彦
(株)日立製作所 中央研究所
-
入江 直彦
(株)日立製作所中央研究所
-
十山 圭介
日立製作所中央研究所
-
内山 邦男
(株)日立製作所研究開発本部
-
十山 圭介
(株)日立製作所中央研究所
-
十山 圭介
(株)日立製作所システム開発研究所
-
近藤 雄樹
(株)日立製作所中央研究所
-
石川 誠
(株)日立製作所中央研究所
-
山田 孔司
(株)日立製作所半導体グループ
-
西本 順一
(株)日立製作所半導体グループ
-
館澤 健
(株)日立製作所半導体グループ
-
中澤 拓一郎
(株)日立製作所半導体グループ
-
川崎 郁也
(株)日立製作所半導体グループ
-
西本 順一
(株)ルネサステクノロジ
-
十山 圭介
株式会社日立製作所中央研究所
-
西本 順一
日立製作所半導体事業部
-
Ishikawa Makoto
Hitachi America Ltd. Mi Usa
-
西本 順一
ルネサステクノロジ
-
入江 直彦
日立製作所 中央研究所
-
川崎 郁也
(株)日立制作所32ビットマイコン開発推進室
-
Ishikawa Makoto
Automotive Products Laboratory Hitachi America. Ltd.:(present Office)central Research Laboratory Hit
-
石川 誠
(株)日立製作所 横浜研究所
-
近藤 雄樹
(株)日立製作所 中央研究所
-
十山 圭介
(株)日立製作所 中央研究所
関連論文
- 瞬時電源遮断機構を用いたマルチコアSoC向け省電力ソフトウェア実行環境 (コンカレント工学)
- 54倍速AACエンコードを実現するヘテロジニアスマルチコアアーキテクチャの検討(マルチコア,プロセッサ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 54倍速AACエンコードを実現するヘテロジニアスマルチコアアーキテクチャの検討(マルチコア,プロセッサ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 非同期式プロセッサ TITAC-2 のキャッシュ構成
- 再構成プロセッサFE-GA上へのFFTのマッピング(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- 再構成プロセッサFE-GAのオーディオ処理への応用(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- 構成情報の階層記憶制御による再構成型プロセッサFE-GAの性能/面積比の向上(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- ディジタルメディア向け再構成型プロセッサFE-GAの概要(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- CPU Model-Based Mechatronics/Hardware/Software Co-design Technology for Real-Time Embedded Control Systems(VLSI Design Technology,VLSI Technology toward Frontiers of New Market)
- 組み込みプロセッサコアSH-X2の開発(プロセッサ, DSP, 画像処理技術及び一般)
- 独立に周波数制御可能な4320MIPS、SMP/AMP対応4プロセッサLSIの開発(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 情報家電用マルチコアSMP実行モードにおけるマルチグレイン並列処理(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 独立に周波数制御可能な4320MIPS、SMP/AMP対応4プロセッサLSIの開発(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 情報家電用マルチコアSMP実行モードにおけるマルチグレイン並列処理(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 階層グルーピング対応バリア同期機構の評価(マイクロアーキテクチャ,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- AT-2-2 動的再構成プロセッサFE-GAとその開発環境(AT-2.リコンフィギュラブルデバイスとCAD技術,パネルセッションチュートリアルセッション,ソサイエティ企画)
- 90nm世代モバイルSoCの低電力化を実現する階層型多分割電源遮断回路技術(VLSI一般(ISSCC2006特集))
- グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
- グラフィック浮動小数点演算を強化した200MHz 1.2W 1.4GFLOPSプロセッサ
- グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
- 情報家電用ヘテロジニアスマルチコアRP-Xにおけるコンパイラ低消費電力制御性能
- 情報家電用ヘテロジニアスマルチコア用自動並列化コンパイラフレームワーク
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- アーキテクチャと集積回路はいかに協創すべきか(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- アーキテクチャと集積回路はいかに協創すべきか(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- 電力性能比向上を追求する先端プロセッサの技術動向(VLSI一般(ISSCC2006特集))
- 電力性能比向上を追求する先端プロセッサの技術動向
- 組込みプロセッサの現状と課題 : 高性能と低電力の両立に向けて(プロセッサ, DSP, 画像処理技術及び一般)
- 組込みプロセッサの現状と課題 : 高性能と低電力の両立に向けて(プロセッサ, DSP, 画像処理技術及び一般)
- 組込みプロセッサの現状と課題 : 高性能と低電力の両立に向けて(プロセッサ, DSP, 画像処理技術及び一般)
- 組込みプロセッサの現状と課題 : 高性能と低電力の両立に向けて(プロセッサ, DSP, 画像処理技術及び一般)
- CPU消費電力削減のための周波数-電圧協調型電力制御方式の設計ルールとフィードバック予測方式による適用(VLSIシステム)
- モバイルマルチメディア向けマイクロプロセッサの技術動向(システムオンシリコン設計技術並びにこれを活用したVLSI)
- モバイルマルチメディア向けマイクロプロセッサの技術動向(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 瞬時電源遮断機構を用いたマルチコアSoC向け省電力ソフトウェア実行環境(組込みシステム,一般)
- 周波数-電圧協調型省電力制御におけるアルゴリズムとデザインルール
- 周波数-電圧協調型省電力制御におけるアルゴリズムとデザインルール
- 周波数-電圧協調型電力制御における使用周波数群決定方法の提案とMPEG-4デコーダによる検証
- 次世代携帯電話向けアプリケーションプロセッサ技術
- 携帯電話向けアプリケーションプロセッサによるMPEG-4エンコーダの実現
- 携帯電話向けアプリケーションプロセッサによるMPEG-4エンコーダの実現
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- Dynamic Voltage & Frequency scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Dynamic Voltage & Frequency Scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ディジタル家電向けプロセッサコアの開発(VLSIシステム, システム開発論文)
- 2.8GFLOPS, 36Mポリゴン/sのFPUを搭載するデジタル家電向け組込みプロセッサコア
- 携帯端末機器向けマイコンの内蔵メモリ低電力手法
- ユビキタス情報時代の超低消費電力LSI技術 アーキテクチャとシステムソフトウェア (特集 ユビキタス情報社会を支える半導体)
- 組み込みプロセッサコアSH-X2の開発(プロセッサ, DSP, 画像処理技術及び一般)
- 組み込みプロセッサコアSH-X2の開発(プロセッサ, DSP, 画像処理技術及び一般)
- 組み込みプロセッサコアSH-X2の開発(プロセッサ, DSP, 画像処理技術及び一般)
- テレマティクス向けCPUコアベースSoC高効率データ転送機構(システムオンシリコン設計技術並びにこれを活用したVLSI)
- テレマティクス向けCPUコアベースSoC高効率データ転送機構(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 167MHz 0.4W 1.2GFLOPSプロセッサ向け浮動小数点演算ユニットの開発
- 167MHz 0.4W 1.2GFLOPSプロセッサ向け浮動小数点演算ユニットの開発
- 共有バス方式マルチプロセッサシステムにおけるキャッシュデータ一致プロトコルの方式評価
- 共有バス方式マルチプロセッサシステムにおけるキャッシュデータ一致プロトコルの提案
- 誘導結合通信を用いた低消費電力・高性能三次元プロセッサの開発 : 90nm CMOSマルチコアプロセッサと65nm CMOS SRAMの三次元システム集積(若手研究会)
- 167MHz0.4W1.2GFLOPSプロセッサ向け浮動小数点演算ユニットの開発
- NETs 設計者のココロ SH-Mobileの消費電力低減技術--無駄なトグルやリーク電流の抑制に重点
- マルチタスク実装マルチメディアに対する周波数-電源電圧協調型電力制御(ディジタル情報家電,放送用,ゲーム機用システムLSI)
- Nomadic Computing用低消費電力RISCプロセッサ : 日立SH3の低消費電力化技術
- A 4500 MIPS/W, 86μA Resume-Standby, 11μA Ultra-Standby Application Processor for 3G Cellular Phones(Digital, Low-Power LSI and Low-Power IP)
- An Embedded Processor Core for Consumer Appliances with 2.8GFLOPS and 36 M Polygons/s FPU(System Level Design)(VLSI Design and CAD Algorithms)
- 7.ユビキタス社会を支える携帯情報端末用デバイスの現状と展望(時代をひらく電子情報通信技術-技術がもたらした変革,そして更なる飛躍-)
- マルチコア時代の組込み向けシステムLSIアーキテクチャ(演算回路/専用回路,システムオンシリコン設計技術並びにこれを活用したVLSI)
- マルチコア時代の組込み向けシステムLSIアーキテクチャ(演算回路/専用回路,システムオンシリコン設計技術並びにこれを活用したVLSI)
- TA-2-1 モバイル用途組込みプロセッサにおけるシステムレベル低電力技術
- 高速、低消費電力マイクロプロセッサ技術
- 高速、低消費電力マイクロプロセッサ技術
- DT-1-4 組込み向けマルチコア技術(DT-1. コンピュータシステム最前線-マルチコアプロセッサ-,チュートリアルセッション,ソサイエティ企画)
- 組込みシステムLSI低消費電力技術動向 : 回路からアーキテクチャまで(招待講演)
- 組込みシステムLSI低消費電力技術動向 : 回路からアーキテクチャまで(招待講演)
- 組込みシステムLSI低消費電力技術動向 : 回路からアーキテクチャまで
- DT-2-2 ケータイとコンピュータシステム技術(DT-2. デジタル家電とコンピュータシステム技術, 情報・システム1)
- 82-5 実験的コンパイリング・システム
- 167MH_z 0.4W 1.2GFLOPSプロセッサ向け浮動小数点演算ユニットの開発
- 「招待講演」組込み型プロセッサの現状と将来
- 組込み型RISCプロセッサの技術動向
- ディジタル民生用マイクロコンピュータにおける低電力設計(低電力LSI論文小特集)
- 組込み型プロセッサの現状と将来
- 組込み型プロセッサの現状と将来
- 階層グルーピング対応バリア同期機構の評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- Reducing Consuming Clock Power Optimization of a 90 nm Embedded Processor Core (Low Power Techniques, VLSI Design Technology in the Sub-100nm Era)
- A Low-Power Embedded RISC Microprocessor with an Integrated DSP for Mobile Applications(Special Issue on High-Performance and Low-Power Microprocessors)
- マルチメディアを支えるSuperH RISC engineとメモリ (特集 システムLSIとその応用)
- 組込み型プロセッサの現状と将来
- 高集積化動向 ( マイクロプロセッサ 3.)
- A 45-nm 37.3GOPS/W Heterogeneous Multi-Core SOC with 16/32 Bit Instruction-Set General-Purpose Core
- システムLSIにおけるプロセッサ技術
- システムLSIにおけるプロセッサ技術
- リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発
- リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発
- データパスの特性を考慮した非同期式制御回路の一設計手法
- リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発(プロセッサ・ハードウェア,組込み技術とネットワークに関するワークショップETNET2013)
- リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発(プロセッサーハードウェア,組込み技術とネットワークに関するワークショップETNET2013)