周波数-電圧協調型電力制御における使用周波数群決定方法の提案とMPEG-4デコーダによる検証
スポンサーリンク
概要
- 論文の詳細を見る
周波数-電圧協調型電力制御(FV制御)は、ソフトウェアの負荷情報を利用してハードウェアの動作条件を動的に制御するため、プログラムの消費電力を低減する効果が大きい。本論文では、まず解析的な評価により、FV制御で使用する周波数は2:1ルールで用意すれば良い事を示す。更に、フィードバック型のFV制御をMPEG-4デコーダに適用した結果、消費電力が1/4に低減される見通しを得た事を示す。
- 社団法人電子情報通信学会の論文
- 2002-07-18
著者
-
内山 邦男
(株)日立製作所
-
桜井 貴康
東京大学
-
川口 博
神戸大学大学院工学研究科
-
桜井 貴康
東京大学国際・産学共同研究センター
-
在塚 俊之
株式会社日立製作所中央研究所
-
石橋 孝一郎
(株)日立製作所中央研究所
-
石橋 孝一郎
ルネサス テクノロジ
-
十山 圭介
日立製作所中央研究所
-
内山 邦男
(株)日立製作所研究開発本部
-
十山 圭介
(株)日立製作所中央研究所
-
三坂 智
(株)日立製作所中央研究所
-
相坂 一夫
(株)日立製作所中央研究所
-
在塚 俊之
(株)日立製作所中央研究所
-
川口 博
東京大学国際・産学共同研究センター
-
十山 圭介
(株)日立製作所システム開発研究所
-
十山 圭介
株式会社日立製作所中央研究所
-
十山 圭介
(株)日立製作所 中央研究所
関連論文
- 2V有機CMOS回路とインクジェット印刷配線を用いたユーザ・カスタマイザブル・ロジック・ペーパー (情報センシング)
- 54倍速AACエンコードを実現するヘテロジニアスマルチコアアーキテクチャの検討(マルチコア,プロセッサ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 54倍速AACエンコードを実現するヘテロジニアスマルチコアアーキテクチャの検討(マルチコア,プロセッサ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 2V有機CMOSとシリコンCMOSを用いたEMI測定用風呂敷の原理検証(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- Double Thresholding方式を用いた1V299μW Flashing UWBトランシーバ(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Double Thresholding方式を用いた1V 299μW Flashing UWBトランシーバ(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 2V有機CMOS回路とインクジェット印刷配線を用いたユーザ・カスタマイザブル・ロジック・ペーパー(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 三次元SSDの低電力化技術とSSD向けプログラム電圧(20V)生成回路(メモリ技術)
- C-12-20 NAND型フラッシュSSD向け20Vブーストコンバータの制御方式(その1)(C-12.集積回路,一般セッション)
- C-12-21 NAND型フラッシュSSD向け20Vブーストコンバータの制御方式(その2)(C-12.集積回路,一般セッション)
- 次世代システムLSIを支えるスーパーコネクト伝送線路技術
- 次世代システムLSIを支えるスーパーコネクト伝送線路技術(パネルディスカッション)
- C-12-33 オンチップ昇圧向けブーストコンバータにおけるMOSダイオード損失の検討(C-12. 集積回路ACD(メモリ・電源・ばらつき),一般セッション)
- C-12-32 オンチップ昇圧向けブーストコンバータにおけるインダクタの寄生抵抗の影響(C-12. 集積回路ACD(メモリ・電源・ばらつき),一般セッション)
- A 1.2Gb/s/pin Wireless Superconnect Based on Inductive Inter-Chip Signaling (VLSI一般(ISSCC2004特集))
- 階層グルーピング対応バリア同期機構の評価(マイクロアーキテクチャ,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- C-12-12 共振クロックにおける低速テストと低電力化を両立させるクロック分配回路の提案(C-12.集積回路,一般セッション)
- C-12-39 非同期サンプリング型UWBパルス受信方式(C-12.集積回路ABC,一般講演)
- C-12-34 Power Efficiency Improvement of On-Chip Buck Converter Using FR-4 Interposer
- C-12-30 室内マルチオブジェクトの空間的位置同定システムに関する一検討(C-12.集積回路C(アナログ),一般講演)
- ナノ秒オーダーで変移可能なオンチップ電源回路向けV_ホッピングアクセラレータ
- ナノ秒オーダーで変移可能なオンチップ電源回路向けV_ホッピングアクセラレータ(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)
- A-1-3 チップ間ワイヤレス電源伝送に関する検討
- C-12-52 ユビキタスエレクトロニクスに向けた直流電源・信号線共用LSI回路技術の検討(C-12. 集積回路C(ワイヤライン),一般セッション)
- 高圧電源線を用いたオンチップ電源線ノイズキャンセラ(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- C-12-32 非接触コネクタ向け500Mbps容量結合通信用受信回路の検討(C-12.集積回路,一般セッション)
- C-12-23 シングルエンド形L結合を用いたボード間非接触データ伝送(C-12.集積回路,一般セッション)
- C-12-22 磁気共鳴を用いたプリント基板上のコイル間の無線電力伝送の実測(C-12.集積回路,一般セッション)
- C-12-71 有機CMOS向けSea-of Transmission-Gates (SOTG)アーキテクチャ(C-12.集積回路,一般セッション)
- AT-2-2 動的再構成プロセッサFE-GAとその開発環境(AT-2.リコンフィギュラブルデバイスとCAD技術,パネルセッションチュートリアルセッション,ソサイエティ企画)
- C-12-62 各種CMOSゲート・チェーンの最低可動電圧(V_)のモンテカルロ法によるシミュレーション(C-12.集積回路,一般セッション)
- グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
- グラフィック浮動小数点演算を強化した200MHz 1.2W 1.4GFLOPSプロセッサ
- グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
- ワイヤレス電力伝送・通信シート
- C-12-25 伸縮可能なEMI測定シートにおけるEMI測定用LSIの設計と評価(C-12.集積回路,一般セッション)
- 100Mbps,0.41mW,DC-960MHz帯インパルスUWBトランシーバ(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 100Mbps,0.41mW,DC-960MHz帯インパルスUWBトランシーバ(ワイヤレスとワイヤライン,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- C-12-38 オンチップサンプリングオシロスコープ内タイミング生成回路用タイミング分解能測定回路(C-12. 集積回路ABC(測定・評価),一般セッション)
- C-12-24 CMOSイメージャ回路の低電圧化の検討(C-12. 集積回路ABC(ロジック・センサ),一般セッション)
- C-12-9 チップ間非接触容量結合・誘導結合共用インターフェイス回路の可能性の検討(C-12. 集積回路AC(実装),一般セッション)
- C-12-8 容量結合非接触コネクタを実現する集積回路の検討(C-12. 集積回路AC(実装),一般セッション)
- ワイヤレス電力伝送シート
- C-12-37 UWBインパルス無線向けパルス生成回路(C-12.集積回路C(アナログ),一般講演)
- LSIの新境地を開くスーパーコネクト
- DSM配線とスーパーコネクトへの期待
- 次世代システムLSIを支えるスーパーコネクト伝送線路技術(パネルディスカッション)
- DSM配線とスーパーコネクトへの期待
- 次世代システムLSIを支えるスーパーコネクト伝送線路技術
- DSM配線とスーパーコネクトへの期待
- 次世代システムLSIを支えるスーパーコネクト伝送線路技術
- DSM配線とスーパーコネクトへの期待
- 次世代システムLSIを支えるスーパーコネクト伝送線路技術
- DSM配線とスーパーコネクトへの期待
- 日本電子産業勝利の切り札 : 有機的な垂直連携
- TA-1-1 LSIの複雑化動向
- システムLSI設計の現状と課題(電子システムの設計技術と設計自動化)
- 2010年のLSIと低消費電力技術
- 可変閾値(VT)方式による0.9V 150MHz 10mW二次元離散コサイン変換プロセッサ
- A 0.9V 150MHz 10mW 4mm^2 2-D Discrete Cosine Transform Core Processor with Variable Threshold-Voltage (VT) Scheme
- 電力性能比向上を追求する先端プロセッサの技術動向(VLSI一般(ISSCC2006特集))
- 電力性能比向上を追求する先端プロセッサの技術動向
- 組込みプロセッサの現状と課題 : 高性能と低電力の両立に向けて(プロセッサ, DSP, 画像処理技術及び一般)
- 組込みプロセッサの現状と課題 : 高性能と低電力の両立に向けて(プロセッサ, DSP, 画像処理技術及び一般)
- 組込みプロセッサの現状と課題 : 高性能と低電力の両立に向けて(プロセッサ, DSP, 画像処理技術及び一般)
- 組込みプロセッサの現状と課題 : 高性能と低電力の両立に向けて(プロセッサ, DSP, 画像処理技術及び一般)
- CPU消費電力削減のための周波数-電圧協調型電力制御方式の設計ルールとフィードバック予測方式による適用(VLSIシステム)
- スピードを維持した50%省電力化回路
- スピードを維持した50%省電力化回路
- 0.14pJ/b誘導結合トランシーバ(新メモリ技術とシステムLSI)
- NANDチャネル数検出回路・インテリジェント書き込み電圧発生回路を備えた、60%高速・4.2Gbps・24チャネル、3次元ソリッド・ステート・ドライブ(SSD)(低電圧/低消費電力技術,新デバイス・回路とその応用)
- NANDチャネル数検出回路・インテリジェント書き込み電圧発生回路を備えた、60%高速・4.2Gbps・24チャネル、3次元ソリッド・ステート・ドライブ(SSD)(SSD,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 2V有機CMOS回路とインクジェット印刷配線を用いたユーザ・カスタマイザブル・ロジック・ペーパー(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 周波数-電圧協調型省電力制御におけるアルゴリズムとデザインルール
- 周波数-電圧協調型省電力制御におけるアルゴリズムとデザインルール
- 周波数-電圧協調型電力制御における使用周波数群決定方法の提案とMPEG-4デコーダによる検証
- 次世代携帯電話向けアプリケーションプロセッサ技術
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- 5Gb/s 8×8 ATMスイッチLSI
- 有機トランジスタとプラスチックMEMSスイッチを集積化した無線電力伝送シート向けの回路技術(アナログ・デジアナ・センサ,通信用LSI)
- Bus Shuffling : 低消費電力向けの新しいバス技術
- C-12-2 有機トランジスタを用いた大面積集積回路とその応用(エレソ賞記念講演,C-12.集積回路,一般セッション)
- 共有バス方式マルチプロセッサシステムにおけるキャッシュデータ一致プロトコルの方式評価
- 共有バス方式マルチプロセッサシステムにおけるキャッシュデータ一致プロトコルの提案
- スケーリングされたトランジスタに適応した高耐圧オペアンプ設計
- スケーリングされたトランジスタに適応した高耐圧オペアンプ設計(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)
- マルチタスク実装マルチメディアに対する周波数-電源電圧協調型電力制御(ディジタル情報家電,放送用,ゲーム機用システムLSI)
- 三次元SSD用20Vブーストコンバータ向けのインダクタ設計(若手研究会)
- 2V有機CMOSとシリコンCMOSを用いたEMI測定用風呂敷の原理検証(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 組込み型RISCプロセッサの技術動向
- ディジタル民生用マイクロコンピュータにおける低電力設計(低電力LSI論文小特集)
- 組込み型プロセッサの現状と将来
- 組込み型プロセッサの現状と将来
- 階層グルーピング対応バリア同期機構の評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- 組込み型プロセッサの現状と将来
- 高集積化動向 ( マイクロプロセッサ 3.)
- システムLSIにおけるプロセッサ技術
- システムLSIにおけるプロセッサ技術