AT-2-2 動的再構成プロセッサFE-GAとその開発環境(AT-2.リコンフィギュラブルデバイスとCAD技術,パネルセッションチュートリアルセッション,ソサイエティ企画)
スポンサーリンク
概要
- 論文の詳細を見る
- 2010-03-02
著者
-
佐藤 真琴
株式会社日立製作所 システム開発研究所
-
鹿野 裕明
(株)日立製作所
-
津野田 賢伸
(株)日立製作所
-
兒玉 征之
(株)日立製作所
-
小野内 雅文
(株)日立製作所
-
内山 邦男
(株)日立製作所
-
佐藤 真琴
(株)日立製作所システム開発研究所
-
高田 雅士
(株)日立製作所中央研究所
-
佐藤 真琴
日立製作所システム開発研究所
-
鹿野 裕明
早稲田大学基幹理工学部情報理工学科:株式会社日立製作所中央研究所
-
内山 邦男
株式会社日立製作所
-
森 教安
日立製作所システム開発研究所
-
森 教安
(株)日立製作所システム開発研究所
-
兒玉 征之
(株)日立製作所中央研究所
-
小野内 雅文
日立製作所中央研究所
-
高田 雅士
ルネサステクノロジ
-
内山 邦男
(株)日立製作所研究開発本部
-
小野内 雅文
(株)日立製作所中央研究所
-
内山 邦男
株式会社日立製作所中央研究所
-
高田 雅士
(株)日立製作所 中央研究所
関連論文
- 小面積・低消費電力を指向した動的再構成プロセッサFE-GA
- 瞬時電源遮断機構を用いたマルチコアSoC向け省電力ソフトウェア実行環境 (コンカレント工学)
- 54倍速AACエンコードを実現するヘテロジニアスマルチコアアーキテクチャの検討(マルチコア,プロセッサ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 54倍速AACエンコードを実現するヘテロジニアスマルチコアアーキテクチャの検討(マルチコア,プロセッサ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 再構成プロセッサFE-GA上へのFFTのマッピング(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- 再構成プロセッサFE-GAのオーディオ処理への応用(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- 構成情報の階層記憶制御による再構成型プロセッサFE-GAの性能/面積比の向上(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- ディジタルメディア向け再構成型プロセッサFE-GAの概要(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- マルチコアプロセッサにおけるコンパイラ制御低消費電力化手法(プロセッサアーキテクチャ)
- ディジタルメディア向け動的再構成型プロセッサFE-GAへのDFGマッピングとその自動化手法(動的再構成システム,物理設計及び一般)
- ヘテロジニアスマルチコア上でのコンパイラによる低消費電力制御(ARC-6 : ソフトウェア最適化,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- ヘテロジニアスチップマルチプロセッサにおける粗粒度タスクスタティックスケジューリング手法(並列処理手法, SHINING 2006 「アーキテクチャとコンパイラの協調および一般」)
- ホモジニアスマルチコアにおけるコンパイラ制御低消費電力化手法(ARC-4: 低電力アーキテクチャ2, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- ヘテロジニアスマルチコア上での階層的粗粒度タスクスタティックスケジューリング手法(ARC-6 : ソフトウェア最適化,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 独立に周波数制御可能な4320MIPS、SMP/AMP対応4プロセッサLSIの開発(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 情報家電用マルチコアSMP実行モードにおけるマルチグレイン並列処理(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 独立に周波数制御可能な4320MIPS、SMP/AMP対応4プロセッサLSIの開発(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 情報家電用マルチコアSMP実行モードにおけるマルチグレイン並列処理(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 階層グルーピング対応バリア同期機構の評価(マイクロアーキテクチャ,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- AT-2-2 動的再構成プロセッサFE-GAとその開発環境(AT-2.リコンフィギュラブルデバイスとCAD技術,パネルセッションチュートリアルセッション,ソサイエティ企画)
- センサ情報高効率集約技術の提案と評価 (通信方式)
- グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
- グラフィック浮動小数点演算を強化した200MHz 1.2W 1.4GFLOPSプロセッサ
- グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
- 情報家電用ヘテロジニアスマルチコアRP-Xにおけるコンパイラ低消費電力制御性能
- 情報家電用ヘテロジニアスマルチコア用自動並列化コンパイラフレームワーク
- 手続き間自動並列化コンパイラWPPの評価
- 4. HPFトランスレータ"Parallel FORTRAN"の開発と評価 (>特集
- High Performance Fortranトランスレータの機能概要
- High Performance Fortranトランスレータの機能概要
- センサ情報高効率集約技術の提案と評価(一般,ネットワーク,通信のための信号処理及び一般)
- センサ情報高効率集約技術の提案と評価(一般,ネットワーク,通信のための信号処理及び一般)
- センサ情報高効率集約技術の提案と評価(一般,ネットワーク,通信のための信号処理及び一般)
- 電力性能比向上を追求する先端プロセッサの技術動向(VLSI一般(ISSCC2006特集))
- 電力性能比向上を追求する先端プロセッサの技術動向
- 組込みプロセッサの現状と課題 : 高性能と低電力の両立に向けて(プロセッサ, DSP, 画像処理技術及び一般)
- 組込みプロセッサの現状と課題 : 高性能と低電力の両立に向けて(プロセッサ, DSP, 画像処理技術及び一般)
- 組込みプロセッサの現状と課題 : 高性能と低電力の両立に向けて(プロセッサ, DSP, 画像処理技術及び一般)
- 組込みプロセッサの現状と課題 : 高性能と低電力の両立に向けて(プロセッサ, DSP, 画像処理技術及び一般)
- CPU消費電力削減のための周波数-電圧協調型電力制御方式の設計ルールとフィードバック予測方式による適用(VLSIシステム)
- 瞬時電源遮断機構を用いたマルチコアSoC向け省電力ソフトウェア実行環境(組込みシステム,一般)
- ヘテロジニアスマルチコアプロセッサ上でのスタティックスケジューリングを用いたMP3エンコーダの並列化
- 周波数-電圧協調型省電力制御におけるアルゴリズムとデザインルール
- 周波数-電圧協調型省電力制御におけるアルゴリズムとデザインルール
- 周波数-電圧協調型電力制御における使用周波数群決定方法の提案とMPEG-4デコーダによる検証
- 次世代携帯電話向けアプリケーションプロセッサ技術
- 携帯電話向けアプリケーションプロセッサによるMPEG-4エンコーダの実現
- 携帯電話向けアプリケーションプロセッサによるMPEG-4エンコーダの実現
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- 情報家電用ヘテロジニアスマルチコア用自動並列化コンパイラフレームワーク
- ディジタル家電向けプロセッサコアの開発(VLSIシステム, システム開発論文)
- 2.8GFLOPS, 36Mポリゴン/sのFPUを搭載するデジタル家電向け組込みプロセッサコア
- 並列化コンパイラにおける組合せ並列化技術
- 2000-HPC-81-9 キャッシュサイズループ並列化とその評価
- 手続き間自動並列化コンパイラWPPの試作 : 実機性能評価
- 手続き間並列化コンパイラWPPの試作 : 変数プライベート化技術 : ソフトウェア科学・工学 / 並列化コンパイラ(1)
- 並列化支援システム「Parassist」の試作 : 並列プロセス表示方法
- 並列化支援システム「Parassist」の試作 : 並列性検査方法
- 並列化支援システム「Parassist」の試作 : 不正並列化検出方法
- 並列化支援システム「Parassist」の試作 : 機能と構成
- オブジェクトコード評価ツールの開発
- 共有バス方式マルチプロセッサシステムにおけるキャッシュデータ一致プロトコルの方式評価
- 共有バス方式マルチプロセッサシステムにおけるキャッシュデータ一致プロトコルの提案
- SoCデバッグ容易化技術とその応用(プロセッサ,DSP,画像処理技術及び一般)
- SoCデバッグ容易化技術とその応用(プロセッサ,DSP,画像処理技術及び一般)
- SoCデバッグ容易化技術とその応用(プロセッサ,DSP,画像処理技術及び一般)
- SoCデバッグ容易化技術とその応用(プロセッサ,DSP,画像処理技術及び一般)
- HPF処理系における再分散解析機能の開発
- HPF処理系における再分散解析機能の開発
- ディジタルメディア向け動的再構成型プロセッサFE-GAへのFFTマッピングとその自動化手法(動的再構成プロセッサ設計,物理設計及び一般)
- 再構成型プロセッサFE-GAへのデータフローグラフマッピング手法(動的再構成プロセッサ設計,物理設計及び一般)
- MP3エンコーダを用いたOSCARヘテロジニアスチップマルチプロセッサの性能評価(プロセッサアーキテクチャ)
- 組込み型RISCプロセッサの技術動向
- ディジタル民生用マイクロコンピュータにおける低電力設計(低電力LSI論文小特集)
- 組込み型プロセッサの現状と将来
- 組込み型プロセッサの現状と将来
- 階層グルーピング対応バリア同期機構の評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- HPF処理系における最適化機能 : 実行時判定の削除
- HPF処理系における最適化機能 : 実行時PE判定のブロック化
- 再構成型プロセッサFE-GAへのフィルタマッピングとその自動化手法(信号処理,LSI,及び一般)
- 再構成型プロセッサFE-GAへのフィルタマッピングとその自動化手法(信号処理,LSI,及び一般)
- 再構成型プロセッサFE-GAへのフィルタマッピングとその自動化手法(信号処理,LSI,及び一般)
- HPFにおけるデータ分散の図式表現と効果的計算分散法(並列処理ソフトウェア)
- 並列化チューニングツールAiviにおける手続き間データ依存位置検出機能の開発
- 組込み型プロセッサの現状と将来
- 高集積化動向 ( マイクロプロセッサ 3.)
- 手続き間データ依存位置検出機能
- システムLSIにおけるプロセッサ技術
- データ分散の図式表現による多重ループの計算分散及び評価
- データ分散の図式表現と計算分散公式の提案及び評価
- システムLSIにおけるプロセッサ技術
- リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発
- リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発
- データセンタ運用設計支援手法の提案(エレメント管理,管理機能,理論・運用方法論,及び一般)
- リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発(プロセッサ・ハードウェア,組込み技術とネットワークに関するワークショップETNET2013)
- RC-007 大規模グラフ解析を高速化する適応ネットワークシステム(C分野:ハードウェア・アーキテクチャ,査読付き論文)
- データセンタ運用設計支援手法の提案