HPF処理系における最適化機能 : 実行時PE判定のブロック化
スポンサーリンク
概要
- 論文の詳細を見る
超並列機上で一つのプログラムを多数のPE(Processing Element)に分配して実行させるために、HPF(High Perfirmance Fortran)では、ユーザはFortranプログラムにデータを各PEに分配する指示を付加するだけで済み、プログラム(解法手順)の分割や通信の生成はコンパイラが行う。本稿では、DOループに対する従来のプログラム分割方式の課題と、その解決法の提案および評価を報告する。
- 一般社団法人情報処理学会の論文
- 1995-09-20
著者
-
佐藤 真琴
株式会社日立製作所 システム開発研究所
-
佐藤 真琴
日立製作所システム開発研究所
-
山本 富士男
神奈川工科大学情報学部情報工学科
-
山本 富士男
神奈川工科大学
-
和田 清美
(株)日立製作所システム開発研究所:アドバンスト並列化コンパイラ研究体
-
和田 清美
日立製作所システム開発研究所
-
佐藤 真琴
日立製作所 システム開発研究所
関連論文
- 小面積・低消費電力を指向した動的再構成プロセッサFE-GA
- 瞬時電源遮断機構を用いたマルチコアSoC向け省電力ソフトウェア実行環境 (コンカレント工学)
- RSSのスクラップブック的利用を可能とするシステムの開発(セッション6:インフォメーションワークの生産性)
- 再構成プロセッサFE-GA上へのFFTのマッピング(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- 再構成プロセッサFE-GAのオーディオ処理への応用(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- 構成情報の階層記憶制御による再構成型プロセッサFE-GAの性能/面積比の向上(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- ディジタルメディア向け再構成型プロセッサFE-GAの概要(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- ディジタルメディア向け動的再構成型プロセッサFE-GAへのDFGマッピングとその自動化手法(動的再構成システム,物理設計及び一般)
- 情報家電用マルチコアSMP実行モードにおけるマルチグレイン並列処理(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 情報家電用マルチコアSMP実行モードにおけるマルチグレイン並列処理(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)