データ分散の図式表現による多重ループの計算分散及び評価
スポンサーリンク
概要
- 論文の詳細を見る
従来, HPFが規定する一般の規則的データ分散をあるh次元配列に適用し, この配列の要素で, その添字がループ制御変数の線形式となるものに従って一般のd重ループを分散する場合, 非効率なコードしか生成できなかった.本論文では, データ分散の図式表現の上で添字写像等の逆写像を表現することにより上記に対する計算分散アルゴリズムを与えた.また生成コードにおける添字参照の擬周期を示し, これからInspector-executor法によるテーブル検索法コードを与えた.このコードは日立SR2201上で実行時解決法の0.4倍から7.8倍のスピードで, 提案アルゴリズムを直接使った方法は実行時解決法よりも1.1倍から18倍高速であることがわかった.
- 一般社団法人情報処理学会の論文
- 2001-10-26
著者
関連論文
- 小面積・低消費電力を指向した動的再構成プロセッサFE-GA
- 瞬時電源遮断機構を用いたマルチコアSoC向け省電力ソフトウェア実行環境 (コンカレント工学)
- 再構成プロセッサFE-GA上へのFFTのマッピング(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- 再構成プロセッサFE-GAのオーディオ処理への応用(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- 構成情報の階層記憶制御による再構成型プロセッサFE-GAの性能/面積比の向上(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- ディジタルメディア向け再構成型プロセッサFE-GAの概要(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- ディジタルメディア向け動的再構成型プロセッサFE-GAへのDFGマッピングとその自動化手法(動的再構成システム,物理設計及び一般)
- 情報家電用マルチコアSMP実行モードにおけるマルチグレイン並列処理(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 情報家電用マルチコアSMP実行モードにおけるマルチグレイン並列処理(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- AT-2-2 動的再構成プロセッサFE-GAとその開発環境(AT-2.リコンフィギュラブルデバイスとCAD技術,パネルセッションチュートリアルセッション,ソサイエティ企画)
- 情報家電用ヘテロジニアスマルチコアRP-Xにおけるコンパイラ低消費電力制御性能
- 情報家電用ヘテロジニアスマルチコア用自動並列化コンパイラフレームワーク
- 手続き間自動並列化コンパイラWPPの評価
- 4. HPFトランスレータ"Parallel FORTRAN"の開発と評価 (>特集
- High Performance Fortranトランスレータの機能概要
- High Performance Fortranトランスレータの機能概要
- 瞬時電源遮断機構を用いたマルチコアSoC向け省電力ソフトウェア実行環境(組込みシステム,一般)
- 情報家電用ヘテロジニアスマルチコア用自動並列化コンパイラフレームワーク
- 並列化コンパイラにおける組合せ並列化技術
- 手続き間自動並列化コンパイラWPPの試作 : 実機性能評価
- HPF処理系における再分散解析機能の開発
- HPF処理系における再分散解析機能の開発
- ディジタルメディア向け動的再構成型プロセッサFE-GAへのFFTマッピングとその自動化手法(動的再構成プロセッサ設計,物理設計及び一般)
- 再構成型プロセッサFE-GAへのデータフローグラフマッピング手法(動的再構成プロセッサ設計,物理設計及び一般)
- HPF処理系における最適化機能 : 実行時判定の削除
- HPF処理系における最適化機能 : 実行時PE判定のブロック化
- 再構成型プロセッサFE-GAへのフィルタマッピングとその自動化手法(信号処理,LSI,及び一般)
- 再構成型プロセッサFE-GAへのフィルタマッピングとその自動化手法(信号処理,LSI,及び一般)
- 再構成型プロセッサFE-GAへのフィルタマッピングとその自動化手法(信号処理,LSI,及び一般)
- HPFにおけるデータ分散の図式表現と効果的計算分散法(並列処理ソフトウェア)
- 並列化チューニングツールAiviにおける手続き間データ依存位置検出機能の開発
- 手続き間データ依存位置検出機能
- データ分散の図式表現による多重ループの計算分散及び評価
- データ分散の図式表現と計算分散公式の提案及び評価