並列化コンパイラにおける組合せ並列化技術
スポンサーリンク
概要
- 論文の詳細を見る
SMP上でプログラムを高速実行するために、コンパイラはループに対して様々なループ変換を適用するが、静的なコンパイラ解析情報だけでは、最適なループ変換やループ展開数、ループタイルサイズ等の決定は困難である。このため、実行時情報に基づいて最適な指示文を決定するオプションチューニングツールの開発を行った。本ツールの特徴技術は、(1)1回の試行では、多重ループ毎に同じ指示文の組を適用し、多重ループ毎に実行時間を計測し、全試行後、多重ループ毎に最高速となる指示文の組を適用すること、及び(2)一部実施要因計画法を用いて、多重ループの指示文の組合せを指定することである。これより、試行回数を少なくして、多重ループ全体で最適な指示文の組合せを決定できた。
- 一般社団法人情報処理学会の論文
- 2003-01-31
著者
-
佐藤 真琴
株式会社日立製作所 システム開発研究所
-
佐藤 真琴
(株)日立製作所システム開発研究所
-
佐藤 真琴
日立製作所システム開発研究所
-
和田 清美
(株)日立製作所システム開発研究所
-
飯塚 孝好
(株)日立製作所システム開発研究所
-
和田 清美
(株)日立製作所システム開発研究所:アドバンスト並列化コンパイラ研究体
-
飯塚 孝好
(株)日立製作所 中央研究所
関連論文
- 小面積・低消費電力を指向した動的再構成プロセッサFE-GA
- 瞬時電源遮断機構を用いたマルチコアSoC向け省電力ソフトウェア実行環境 (コンカレント工学)
- 再構成プロセッサFE-GA上へのFFTのマッピング(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- 再構成プロセッサFE-GAのオーディオ処理への応用(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- 構成情報の階層記憶制御による再構成型プロセッサFE-GAの性能/面積比の向上(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- ディジタルメディア向け再構成型プロセッサFE-GAの概要(アーキテクチャII, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- ディジタルメディア向け動的再構成型プロセッサFE-GAへのDFGマッピングとその自動化手法(動的再構成システム,物理設計及び一般)
- 情報家電用マルチコアSMP実行モードにおけるマルチグレイン並列処理(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 情報家電用マルチコアSMP実行モードにおけるマルチグレイン並列処理(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- AT-2-2 動的再構成プロセッサFE-GAとその開発環境(AT-2.リコンフィギュラブルデバイスとCAD技術,パネルセッションチュートリアルセッション,ソサイエティ企画)
- 情報家電用ヘテロジニアスマルチコアRP-Xにおけるコンパイラ低消費電力制御性能
- 情報家電用ヘテロジニアスマルチコア用自動並列化コンパイラフレームワーク
- 手続き間自動並列化コンパイラWPPの評価
- 4. HPFトランスレータ"Parallel FORTRAN"の開発と評価 (>特集
- High Performance Fortranトランスレータの機能概要
- High Performance Fortranトランスレータの機能概要
- 分散共有メモリ向けコンパイラにおける自動データ分散方法
- 2000-HPC-82-15 分散共有メモリ向け手続き間自動データ分散方法の実装と評価
- 瞬時電源遮断機構を用いたマルチコアSoC向け省電力ソフトウェア実行環境(組込みシステム,一般)
- 情報家電用ヘテロジニアスマルチコア用自動並列化コンパイラフレームワーク
- 並列化コンパイラにおける組合せ並列化技術
- 2000-HPC-81-9 キャッシュサイズループ並列化とその評価
- 手続き間自動並列化コンパイラWPPの試作 : 実機性能評価
- 手続き間並列化コンパイラWPPの試作 : 変数プライベート化技術 : ソフトウェア科学・工学 / 並列化コンパイラ(1)
- 並列化支援システム「Parassist」の試作 : 並列プロセス表示方法
- 並列化支援システム「Parassist」の試作 : 並列性検査方法
- 並列化支援システム「Parassist」の試作 : 不正並列化検出方法
- 並列化支援システム「Parassist」の試作 : 機能と構成
- オブジェクトコード評価ツールの開発
- HPF処理系における再分散解析機能の開発
- HPF処理系における再分散解析機能の開発
- ディジタルメディア向け動的再構成型プロセッサFE-GAへのFFTマッピングとその自動化手法(動的再構成プロセッサ設計,物理設計及び一般)
- 再構成型プロセッサFE-GAへのデータフローグラフマッピング手法(動的再構成プロセッサ設計,物理設計及び一般)
- HPF処理系における最適化機能 : 実行時判定の削除
- 並列化支援システム「Parassist」の試作 : プログラム解析方法
- HPF処理系における最適化機能 : 実行時PE判定のブロック化
- 手続き間並列化コンパイラWPPの試作 : 定数伝播とクローニングの評価
- 手続き間並列化コンパイラWPPの試作 : 現状と今後の課題
- 再構成型プロセッサFE-GAへのフィルタマッピングとその自動化手法(信号処理,LSI,及び一般)
- 再構成型プロセッサFE-GAへのフィルタマッピングとその自動化手法(信号処理,LSI,及び一般)
- 再構成型プロセッサFE-GAへのフィルタマッピングとその自動化手法(信号処理,LSI,及び一般)
- HPFにおけるデータ分散の図式表現と効果的計算分散法(並列処理ソフトウェア)
- 並列化チューニングツールAiviにおける手続き間データ依存位置検出機能の開発
- 手続き間データ依存位置検出機能
- データ分散の図式表現による多重ループの計算分散及び評価
- データ分散の図式表現と計算分散公式の提案及び評価