2000-HPC-81-9 キャッシュサイズループ並列化とその評価

元データ 2000-06-02 一般社団法人情報処理学会

概要

高性能を容易に得る手段として共有メモリ型並列機(SMP)が注目されている。SMP向け自動並列化コンパイラにおいて高性能プログラムを得るには、ループ並列化に加えてキャッシュ向け最適化の適用も必要である。本研究では、連続する複数の並列ループに渡ってキャッシュ上のデータ再利用を促進するキャッシュサイズループ並列化の実現方法を検討し、性能評価を行った。人手で並列化したプログラムによる実機評価では、SGI Origin2000条でSPECfp95 / tomcatvのカーネルループ中の2ループに対し、1次データキャッシュに対する本並列化を適用した場合、この2ループが13.7〜19.5%(1〜16PE)の高速化を、また2次キャッシュに対して適用した場合、4.9〜17.0%(1〜16PE)の高速化を達成した。

著者

佐藤 真琴 (株)日立製作所システム開発研究所
青木 雄一郎 アドバンスト並列化コンパイラ研究体:(株)日立製作所システム開発研究所
青木 雄一郎 (株)日立製作所システム開発研究所

関連論文

▼もっと見る