ディジタル家電向けプロセッサコアの開発(VLSIシステム, <特集>システム開発論文)
スポンサーリンク
概要
- 論文の詳細を見る
近年, 携帯電話, ディジタルカメラ(DSC/DVC), カーナビ等のディジタル家電向けの組込みプロセッサ市場が急成長している.組込みプロセッサはコストと消費電力の厳しい制約の中で高い性能を達成しなければならない.また, 様々な機器の様々な要求にこたえる柔軟性をもたせることも重要である.本論文では, こうした背景のもとで開発したSuperHアーキテクチャの最新プロセッサコアSH-Xを紹介する.SH-Xは低電力版では360MIPS, 80mW, 4500MIPS/Wという高い電力性能比を達成し, 標準版では400MHz, 720MIPS, 2.8GFLOPS, 36Mポリゴン/秒を達成している.更に, 待機時リーク電流は, スタンバイ前の状態に3msで高速復帰できるリジュームスタンバイモードで100mA, リセットから再起動するUスタンバイモードで10mAと低く抑えている.
- 社団法人電子情報通信学会の論文
- 2005-02-01
著者
-
山田 哲也
(株)日立製作所 中央研究所
-
兒玉 征之
(株)日立製作所
-
亀井 達也
(株)ルネサステクノロジ
-
石川 誠
東京工業大学 工学部
-
岡田 崇
(株)日立製作所中央研究所
-
岡田 崇
ヒガシマル醤油株式会社研究所
-
岡田 崇
株式会社nttデータ技術開発本部
-
荒川 文男
株式会社日立製作所
-
山田 哲也
株式会社日立製作所
-
服部 俊洋
株式会社ルネサステクノロジ
-
西井 修
(株)ルネサステクノロジシステムコア技術統括部
-
亀井 達也
株式会社ルネサステクノロジ
-
兒玉 征之
株式会社日立製作所
-
兒玉 征之
(株)日立製作所中央研究所
-
荒川 文男
(株)日立製作所中央研究所
-
近藤 雄樹
(株)日立製作所中央研究所
-
石川 誠
(株)日立製作所中央研究所
-
服部 俊洋
ルネサステクノロジ
-
小沢 基一
(株)日立製作所中央研究所
-
西井 修
スーパーエイチジャパン株式会社
-
服部 俊洋
スーパーエイチジャパン株式会社
-
西本 順一
(株)ルネサステクノロジ
-
吉岡 真一
(株)ルネサステクノロジ
-
荒川 文男
株式会社 日立製作所 中央研究所
-
西本 順一
日立製作所半導体事業部
-
Ishikawa Makoto
Hitachi America Ltd. Mi Usa
-
Ishikawa Makoto
Automotive Products Laboratory Hitachi America. Ltd.:(present Office)central Research Laboratory Hit
-
岡田 崇
産業技術総合研究所サービス工学研究センター|現在,科学技術振興機構さきがけ
-
石川 誠
(株)日立製作所 横浜研究所
-
近藤 雄樹
(株)日立製作所 中央研究所
-
服部 俊洋
ルネサスモバイル株式会社
関連論文
- 54倍速AACエンコードを実現するヘテロジニアスマルチコアアーキテクチャの検討(マルチコア,プロセッサ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 54倍速AACエンコードを実現するヘテロジニアスマルチコアアーキテクチャの検討(マルチコア,プロセッサ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 非同期式プロセッサ TITAC-2 のキャッシュ構成
- CPU Model-Based Mechatronics/Hardware/Software Co-design Technology for Real-Time Embedded Control Systems(VLSI Design Technology,VLSI Technology toward Frontiers of New Market)
- SVM/HMMによる引用文献データの同定(情報抽出・構造分析)(ユビキタス社会における情報流通および一般)
- 組み込みプロセッサコアSH-X2の開発(プロセッサ, DSP, 画像処理技術及び一般)
- 独立に周波数制御可能な4320MIPS、SMP/AMP対応4プロセッサLSIの開発(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 情報家電用マルチコアSMP実行モードにおけるマルチグレイン並列処理(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 独立に周波数制御可能な4320MIPS、SMP/AMP対応4プロセッサLSIの開発(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 情報家電用マルチコアSMP実行モードにおけるマルチグレイン並列処理(マルチコア,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- AT-2-2 動的再構成プロセッサFE-GAとその開発環境(AT-2.リコンフィギュラブルデバイスとCAD技術,パネルセッションチュートリアルセッション,ソサイエティ企画)
- 90nm世代モバイルSoCの低電力化を実現する階層型多分割電源遮断回路技術(VLSI一般(ISSCC2006特集))
- グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
- グラフィック浮動小数点演算を強化した200MHz 1.2W 1.4GFLOPSプロセッサ
- グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
- 1-D-11 予測期間を考慮した統合需要予測モデルの提案(部会報告(マーケティング・インテリジェンス))
- 3. ユビキタス・コンピューティング時代の組み込みマイクロコンピュータ, SuperHとM32R(実例, 新世代マイクロプロセッサアーキテクチャ(後編))
- 小麦たんぱく(グルテン)を配合した醤油の味と色
- 次世代携帯電話向けアプリケーションプロセッサ技術
- 携帯電話向けアプリケーションプロセッサによるMPEG-4エンコーダの実現
- 携帯電話向けアプリケーションプロセッサによるMPEG-4エンコーダの実現
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- マルチメディアプロセッサSH4-CPUにおける命令発行制御およびその高速化
- 小麦タンパク(グルテン)を配合した醤油のペプチドと呈味性
- 小麦タンパク(グルテン)を配合した醤油の褐変抑制と抗酸化活性
- ディジタル家電向けプロセッサコアの開発(VLSIシステム, システム開発論文)
- 2.8GFLOPS, 36Mポリゴン/sのFPUを搭載するデジタル家電向け組込みプロセッサコア
- 携帯端末機器向けマイコンの内蔵メモリ低電力手法
- 組み込みプロセッサコアSH-X2の開発(プロセッサ, DSP, 画像処理技術及び一般)
- 組み込みプロセッサコアSH-X2の開発(プロセッサ, DSP, 画像処理技術及び一般)
- 組み込みプロセッサコアSH-X2の開発(プロセッサ, DSP, 画像処理技術及び一般)
- テレマティクス向けCPUコアベースSoC高効率データ転送機構(システムオンシリコン設計技術並びにこれを活用したVLSI)
- テレマティクス向けCPUコアベースSoC高効率データ転送機構(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 167MHz 0.4W 1.2GFLOPSプロセッサ向け浮動小数点演算ユニットの開発
- 167MHz 0.4W 1.2GFLOPSプロセッサ向け浮動小数点演算ユニットの開発
- 2.組込み用途プロセッサ : SH(日本のマイクロプロセッサ技術)
- 共有バス方式マルチプロセッサシステムにおけるキャッシュデータ一致プロトコルの方式評価
- 共有バス方式マルチプロセッサシステムにおけるキャッシュデータ一致プロトコルの提案
- 誘導結合通信を用いた低消費電力・高性能三次元プロセッサの開発 : 90nm CMOSマルチコアプロセッサと65nm CMOS SRAMの三次元システム集積(若手研究会)
- 高集積SoC向け遅延列交互利用型サイクリックSMD
- 高集積SoC向け遅延列交互利用型サイクリックSMD(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 高集積SoC向け遅延列交互利用型サイクリックSMD
- 167MHz0.4W1.2GFLOPSプロセッサ向け浮動小数点演算ユニットの開発
- SoCデバッグ容易化技術とその応用(プロセッサ,DSP,画像処理技術及び一般)
- SoCデバッグ容易化技術とその応用(プロセッサ,DSP,画像処理技術及び一般)
- SoCデバッグ容易化技術とその応用(プロセッサ,DSP,画像処理技術及び一般)
- SoCデバッグ容易化技術とその応用(プロセッサ,DSP,画像処理技術及び一般)
- Nomadic Computing用低消費電力RISCプロセッサ : 日立SH3の低消費電力化技術
- A 4500 MIPS/W, 86μA Resume-Standby, 11μA Ultra-Standby Application Processor for 3G Cellular Phones(Digital, Low-Power LSI and Low-Power IP)
- An Embedded Processor Core for Consumer Appliances with 2.8GFLOPS and 36 M Polygons/s FPU(System Level Design)(VLSI Design and CAD Algorithms)
- Webアクセスログデータの系列情報を利用したサービスの関連性の分析(テーマセッション: Web, データ工学とメディア理解との融合)
- Webアクセスログデータの系列情報を利用したサービスの関連性の分析(テーマセッション: Web, データ工学とメディア理解との融合)
- D-12-107 アクセス履歴に基づくWebページ利用傾向の可視化法(D-12. パターン認識・メディア理解, 情報・システム2)
- 1mV電圧分解能・5ns時間分解能のオンチップ電源電圧変動モニタリング技術の提案(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 1mV電圧分解能・5ns時間分解能のオンチップ電源電圧変動モニタリング技術の提案(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 167MH_z 0.4W 1.2GFLOPSプロセッサ向け浮動小数点演算ユニットの開発
- Reducing Consuming Clock Power Optimization of a 90 nm Embedded Processor Core (Low Power Techniques, VLSI Design Technology in the Sub-100nm Era)
- A Low-Power Embedded RISC Microprocessor with an Integrated DSP for Mobile Applications(Special Issue on High-Performance and Low-Power Microprocessors)
- [特別招待論文]デジタル家電向けプロセッサの現状と今後の動向(回路技術(一般、超高速・低電力・高機能を目指した新アーキテクチャ))
- デジタル家電向けプロセッサの現状と今後の動向
- マルチメディアを支えるSuperH RISC engineとメモリ (特集 システムLSIとその応用)
- 高性能エンタ-テインメントシステムと高性能プロセッサ″SH-4″ (特集 システムソリュ-ションに寄与する半導体技術)
- A 45-nm 37.3GOPS/W Heterogeneous Multi-Core SOC with 16/32 Bit Instruction-Set General-Purpose Core
- リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発
- リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発
- 河川氾濫に対する避難計画の検証に向けた歩行者シミュレータの機能拡張
- データパスの特性を考慮した非同期式制御回路の一設計手法
- C-019 HDD向けキャッシュ性能シミュレーションによるI/O性能設計の一手法(組込みシステム,C分野:ハードウェア・アーキテクチャ)
- リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発(プロセッサ・ハードウェア,組込み技術とネットワークに関するワークショップETNET2013)
- リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発(プロセッサーハードウェア,組込み技術とネットワークに関するワークショップETNET2013)
- B-008 選択的関数展開によるソフトウェア高速化の検討(ソフトウェアアーキテクチャ,B分野:ソフトウェア)
- LTE対応コミュニケーションプロセッサR-Mobile U2における電力制御技術 : "Power saver"によるクロック制御手法(低電圧/低消費電力技術,新デバイス・回路とその応用)
- LTE対応コミュニケーションプロセッサR-Mobile U2における電力制御技術 : "Power saver"によるクロック制御手法(低電圧/低消費電力技術,新デバイス・回路とその応用)