データセンタ運用設計支援手法の提案(エレメント管理,管理機能,理論・運用方法論,及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
データセンタが急速に普及し,その大規模化・多拠点化が進みつつある中,運用管理コストが全コストの6割を占めるほどになり,省力化が大きな課題となっている.これまで運用ミドルウェアの導入等,運用段階での省力化は進みつつあるが,機器の操作手順を作成する運用設計段階において,手順を纏めたドキュメントの作成や修正に大きな手間が掛かり課題となっている.そこで,操作手順の部品化により手順作成を容易化する手法を提案する.本手法の有効性を検証するために,運用現場における既存の運用チェックリストを解析し,共通的な操作手順の抽出を行った.その結果,操作手順の繰り返し単位は,管理ミドルウェアの操作やリモートログインなど共通的な基本操作として部品抽出でき,部品を利用することで手順構築ステップ数を平均45%削減,また手順修正のステップ数を平均87%削減できることがわかった.
- 2012-03-08
著者
-
鹿野 裕明
(株)日立製作所
-
上原 敬太郎
(株)日立製作所 中央研究所
-
齊藤 達也
(株)日立製作所中央研究所
-
山本 淳二
日立製作所中央研究所
-
齋藤 達也
(株)日立製作所中央研究所
-
斎藤 達也
日立中研
-
鹿野 裕明
中央大学理工学部情報工学科
-
齊藤 達也
(株)日立製作所 中央研究所
-
上原 敬太郎
株式会社日立製作所中央研究所
-
朝家 真知子
(株)日立製作所中央研究所
-
山本 淳二
(株)日立製作所中央研究所
-
上原 敬太郎
東京大学 理学部 情報科学科
-
大田 啓介
(株)日立製作所中央研究所
-
上原 敬太郎
(株)日立製作所中央研究所
-
山本 淳二
(株)日立製作所 中央研究所
関連論文
- 54倍速AACエンコードを実現するヘテロジニアスマルチコアアーキテクチャの検討(マルチコア,プロセッサ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 54倍速AACエンコードを実現するヘテロジニアスマルチコアアーキテクチャの検討(マルチコア,プロセッサ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- スケールアウトとスケールアップを両立するブレードサーバ向けアーキテクチャの提案と評価
- DIMMスロット搭載型ネットワークインターフェースDIMMnet-1とその低遅延通信機器AOTF
- 環境配慮型データセンターを支える省電力化技術 (特集 ITプラットフォーム)
- RHiNETプロジェクトの最終報告(耐故障プロセッサとコンピュータシステム)
- 高性能計算をサポートするネットワークインタフェース用コントローラチップMartini
- RHiNETネットワークインタフェースの性能評価
- B-10-142 光インタコネクション搭載高速ネットワークスイッチ(RHiNET-3/SW)
- PLIを用いたネットワークインタフェースコントローラとホストプログラムの協調シミュレーション
- RHiNET-2/SW : 並列光インタコネクションを搭載した並列計算機システム用高速ネットワークスイッチ
- B-10-55 光インタコネクション搭載高速ネットワークスイッチ (RHiNET-3/SW)
- RHiNET/MEMOnetネットワークインタフェース用コントローラチップMartiniの予備評価
- RHINETの概要とMartiniの設計/実装
- RHiNETネットワークインタフェースプロトタイプの性能評価
- 高速性と柔軟性を併せ持つネットワークインタフェース用チップ:Martini
- 遅延観測方式によるチップ内電源ノイズの観測(EMC一般)
- オンチップノイズ観測回路によるLSI電源配線上のノイズ解析
- C-12-43 次世代LAN向けパラレルリンク技術の開発(C-12.集積回路,一般セッション)
- BS-10-2 ボード内・間光インターコネクション技術の取り組み(BS-10.光スイッチング・光インターコネクション・光LAN技術〜ラック間・ボード間・チップ間光ネットワークへ〜,シンポジウムセッション)
- 高速シリアル伝送系向けFTNシミュレーション技術を用いた各要因の影響評価(コンピュータシステムの設計・検証及び一般,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- 周波数、時間、ノイズを考慮した高速シリアル伝送系向けFTNシミュレーション技術(コンピュータシステムの設計・検証及び一般,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- C-12-2 上下ペアストリップラインの差動モード伝達特性の関する検討
- SFI-5向け低電力データリカバリー回路方式の開発(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SFI-5インターフェース向けCDR用クロック生成回路の設計
- バイポーラ・トランジスタにおけるα線ノイズ電流の増倍現象とその回路的な取り扱い
- オンチップ高抵抗配線の高速伝送方式
- BP-2-3 ICT技術を用いたグリーン化(1) : データセンタIT機器・用役設備連係管理技術(BP-2.グリーンICTと管理,パネルセッション,ソサイエティ企画)
- B-14-6 次世代データセンタ向け環境配慮運用管理方式(3)(B-14.情報通信マネジメント,一般セッション)
- B-14-5 次世代データセンタ向け環境配慮運用管理方式(2)(B-14.情報通信マネジメント,一般セッション)
- B-14-4 次世代データセンタ向け環境配慮運用管理方式(1)(B-14.情報通信マネジメント,一般セッション)
- 次世代LAN向けパラレルリンク技術の開発
- DIMMスロット搭載型ネットワークインタフェースDIMMnet-1の通信性能評価
- C-12-50 25Gbps SerDes向けCDR回路用フリップ・フロップの開発(有線通信(2),C-12.集積回路,一般セッション)
- C-12-48 25Gbpsインタフェース回路開発 : 送信ドライバ回路(有線通信(2),C-12.集積回路,一般セッション)
- C-12-47 25Gbpsインタフェース回路開発 : シリアルパラレル変換回路(有線通信(2),C-12.集積回路,一般セッション)
- C-12-46 25Gbpsインタフェース回路開発 : パラレル/シリアル変換回路(有線通信(2),C-12.集積回路,一般セッション)
- AT-2-2 動的再構成プロセッサFE-GAとその開発環境(AT-2.リコンフィギュラブルデバイスとCAD技術,パネルセッションチュートリアルセッション,ソサイエティ企画)
- RHiNETの高速通信ライブラリPMv2による評価
- RHiNETの高速通信ライブラリPMv2による評価
- センサ情報高効率集約技術の提案と評価 (通信方式)
- SFI-5向け低電力データリカバリー回路方式の開発(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- C-12-54 28Gbpsインタフェース回路開発 : 36mW低電力受信回路(C-12.集積回路,一般セッション)
- C-12-52 12.3mW 12.5Gb/s超低電力SerDesの開発(4) : 位相回転PLL(C-12.集積回路,一般セッション)
- C-12-51 12.3mW 12.5Gb/s超低電力SerDesの開発(3) : シンボルレート符号判定/位相比較器(C-12.集積回路,一般セッション)
- C-3-62 100Gbイーサネット向け25Gbps低電力CMOS光レシーバの開発(アクティブモジュール,C-3.光エレクトロニクス,一般セッション)
- C-3-61 25Gbps TIA向けプリアンプ回路の開発(アクティブモジュール,C-3.光エレクトロニクス,一般セッション)
- ローカルメモリをもつマルチプロセッサのソフトウェア環境EULASHのプリコンパイラの評価
- センサ情報高効率集約技術の提案と評価(一般,ネットワーク,通信のための信号処理及び一般)
- センサ情報高効率集約技術の提案と評価(一般,ネットワーク,通信のための信号処理及び一般)
- センサ情報高効率集約技術の提案と評価(一般,ネットワーク,通信のための信号処理及び一般)
- オンチップノイズ観測回路によるLSI電源配線上のノイズ解析
- ハードウエア設計のマルチコンテキスト化手法
- ハードウエア設計のマルチコンテキスト化手法
- クラスタコンピュータ用ネットワークインタフェースチップMartiniにおける代行処理機構
- A-17-14 マルチホップ通信における通信経路事前切替方式の検討(A-17.ITS,基礎・境界)
- 高性能並列計算用ネットワークRHiNET-1の実装と評価
- 高性能並列計算用ネットワークRHiNET-1の実装と評価
- DIMMスロット搭載型ネットワークインタフェースDIMMnet-1の試作
- DIMMスロット搭載型ネットワークインタフェースDIMMnet-1とその低遅延通信機構AOTF(高性能アーキテクチャ)
- DIMMnet-1におけるMartiniオンチッププロセッサによる通信の性能評価
- DIMMnet-1プロトタイプによるバンド幅と大域演算性能の評価
- DIMMスロット搭載型ネットワークインタフェースDIMMnet-1とその高バンド幅通信機構BOTF(並列処理)
- RC-009 環境配慮型データセンタ向け空調連係IT負荷配置最適化方式(C分野:ハードウェア・アーキテクチャ,査読付き論文)
- RC-008 環境配慮型データセンタ向けIT連係空調最適化制御方式(C分野:ハードウェア・アーキテクチャ,査読付き論文)
- RHiNETによる共有メモリプログラミングのサポート
- PC間ネットワークによる共有アドレス空間を持つ並列処理システム
- 超並列計算機JUMP-1におけるMBP-lightの性能評価
- コモディティPCを用いた並列処理のための通信機構について
- コモディティPCを用いた並列処理のための通信機構について
- コモディティPCを用いた並列処理のための通信機構について
- RHiNETのソフトウェアレイア
- I/Oレイテンシに着目したサーバ性能推定モデルの提案と評価
- CMOS論理ゲートの貫通電流による消費電力とその低減技術
- CMOSディジタル集積回路の低消費電力技術 : 充放電・貫通電流による消費電力の解析とリーク電流削減回路
- CMOSディジタル集積回路の低消費電力技術 : 充放電・貫通電流による消費電力の解析とリーク電流削減回路
- C-12-55 待機時のデータ保持が可能な待機時低消費電力化技術
- C-12-20 貫通電流および充放電電流によるCMOS集積回路の消費電力
- C-12-19 平方根・除算回路とその低消費電力化
- CMOS論理ゲートの充放電電流および貫通電流による消費電力の定式化とその応用
- CMOS論理ゲートの充放電電流および貫通電流による消費電力の定式化とその応用
- CMOS論理回路の充放電電流および貫通電流による消費電力の解析
- メモリスロット搭載型ネットワークインタフェースDIMMnet-1における細粒度通信機構
- メモリスロット搭載型ネットワークインタフェースDIMMnet-1における細粒度通信機構
- メモリスロットに搭載されるネットワークインタフェースMEMnet
- PC間ネットワークによる共有アドレス空間を持つ並列処理システム
- PC間ネットワークによる共有アドレス空間を持つ並列処理システム
- 共有メモリ向プログラムの通信の解析による最適化
- 軽量メモリーベース通信のためのネットワークインタフェース
- 軽量メモリベース通信機構へのSPLASH2の移植と評価
- SE行動分析表による管理業務の解析と評価
- B-5-1 マルチパス環境下において遅延波分布幅を検出するタイミング同期方式の一検討(B-5.無線通信システムA(移動通信),一般セッション)
- 仮想ネットワーク構成管理を容易化するサーバ仮想化環境向けデータモデル変換方式の提案と評価(エレメント管理,管理機能,理論・運用方法論,及び一般)
- OFDM変調マルチパス環境下における遅延波分布を考慮したタイミング同期方式の検討(無線通信のための信号処理及び一般)
- OFDM変調マルチパス環境下における遅延波分布を考慮したタイミング同期方式の検討(無線通信のための信号処理及び一般)
- 12.3mW 12.5Gbps超低電力SerDesの開発
- 環境配慮型データセンタ向けIT連係空調最適化制御方式(電子通信エネルギー)
- 環境配慮型データセンタ向け空調連係IT負荷配置最適化方式(ディペンダブルコンピューティング)
- データセンタ運用設計支援手法の提案(エレメント管理,管理機能,理論・運用方法論,及び一般)
- データセンタ運用設計支援手法の提案