直列レプリカビット線技術を使用した40nm低電力SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)

スポンサーリンク

概要

• 論文の詳細を見る

• 微細化に伴うV_<th>ばらつきの増加によって、SRAMのアクセス遅延が増加し問題となっている。センスアンプ起動タイミングのばらつきを抑制することで、SRAMのアクセス遅延を削減できる。本研究では、センスアンプ起動タイミングのばらつきを抑制可能な直列レプリカビット線技術を開発した。この直列レプリカビット線技術を適用した288kbitのSRAMモジュールを40nmの加工プロセスを用いて作製した。評価の結果、レプリカビット線の遅延ばらつきが43%削減され、アクセス速度が6.1%削減されることを確認した。

• 社団法人電子情報通信学会の論文
• 2010-04-15

著者

• 島崎 靖久

  (株)ルネサステクノロジ

• 山岡 雅直

  日立製作所・中央研究所

• 長田 健一

  (株)日立製作所中央研究所

• 前田 徳章

  株式会社ルネサステクノロジ

• 長田 健一

  日立製作所中央研究所

• 小松 成亘

  日立製作所中央研究所

• 島崎 靖久

  ルネサステクノロジ

• 森元 薫夫

  ルネサステクノロジ

• 前田 徳章

  ルネサステクノロジ

• 山岡 雅直

  日立製作所中央研究所

• 山岡 雅直

  日立製作所 中央研究所

関連論文

• 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路 (VLSI設計技術)
• 低電圧システム向けに有望なメモリ技術は何か?(メモリ技術)
• 2.SRAMにおける素子ばらつきの影響と対策(CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策)
• C-12-42 基板電圧制御によるインバータ特性の検討(C-12. 集積回路ABC(測定・評価),一般セッション)
• SRAMの宇宙線中性子によるマルチエラー解析及びマルチエラー低減技術
• 書換え電流100μA,書換え速度416kB/sで動作する混載向け512kB相変化メモリ(新メモリ技術とシステムLSI)
• 酸素添加GeSbTe相変化メモリセルの研究(新型不揮発性メモリ)
• 1.5V-CMOS動作オンチップ相変化RAM回路技術
• 1.5V-CMOS動作オンチップ相変化RAM回路技術(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)
• 電荷収集と寄生バイポーラ効果を考慮したSRAMの中性子ソフトエラー解析(新メモリ技術, メモリ応用技術, 一般)
• 書き込みマージンを増加させた低電力SoC向け混載SRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集1 SRAM)
• SOCを低電力化する回路技術とデバイスモデルの課題(IEDM(先端CMOSデバイス・プロセス技術))
• SOCを低電力化する回路技術とデバイスモデルの課題
• 90nm世代モバイルSoCの低電力化を実現する階層型多分割電源遮断回路技術(VLSI一般(ISSCC2006特集))
• SRAM : 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• SRAM: 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• インバータ速度制御、低Vthバラツキを可能にする薄膜BOX-SOIデュアル・バックバイアス制御技術(IEDM(先端CMOSデバイス・プロセス技術))
• グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
• グラフィック浮動小数点演算を強化した200MHz 1.2W 1.4GFLOPSプロセッサ
• グラフィック浮動小数点演算を強化した200MHz1.2W1.4GFLOPSプロセッサ
• D2G-SOIトランジスタを用いた低電力SoC向けSRAMセル(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
• 低電力RISCプロセッサ向け2-portキャッシュメモリ
• ビット線分離型メモリ階層方式とドミノ型タグ比較器を用いた1V 100MHz 10mWオンチップキャッシュ
• Wide-rangeバックバイアス制御を可能にする低電力・高性能Silicon on Thin BOXデバイス技術(IEDM特集(先端CMOSデバイス・プロセス技術))
• CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
• CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
• SOIを用いた低電力SoC向けSRAMメモリセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
• SOIを用いた低電力SoC向けSRAMメモリセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 誘導結合を用いたプロセッサと複数メモリの三次元集積技術(システム設計と最適化II,システム設計及び一般)
• 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路(回路最適化技術,システム設計及び一般)
• 直列レプリカビット線技術を使用した40nm低電力SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
• 携帯電話向けアプリケーションプロセッサに最適なスタンバイ電流性能25μA/MbitのオンチップSRAM(新メモリ技術,メモリ応用技術,一般)
• 誘導結合通信を用いた低消費電力・高性能三次元プロセッサの開発 : 90nm CMOSマルチコアプロセッサと65nm CMOS SRAMの三次元システム集積(若手研究会)
• サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 従来型メモリセルの1/3の面積を実現する縦型MOSを用いた4トランジスタSRAMセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 従来型メモリセルの1/3の面積を実現する縦型MOSを用いた4トランジスタSRAMセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 低電力SRAMの技術動向(新メモリ,メモリ応用技術,一般)
• 低電力SRAMへのECC回路導入に関する検討
• C-12-24 低電力 SRAM への階層型 ECC 回路導入に関する検討
• Nomadic Computing用低消費電力RISCプロセッサ : 日立SH3の低消費電力化技術
• SRAM回路における配線容量のセルレベル3次元一括解析
• SRAM回路における配線容量のセルレベル3次元一括解析
• 1mV電圧分解能・5ns時間分解能のオンチップ電源電圧変動モニタリング技術の提案(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
• 1mV電圧分解能・5ns時間分解能のオンチップ電源電圧変動モニタリング技術の提案(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
• トランジスタのプロセスばらつきを考慮した低電力SRAM設計の研究(研究会推薦博士論文速報)
• 0.65-2V動作のシステムLSI用キャッシュメモリ (メモリ・混載メモリ及びIC一般)
• 16.7fA/cell Tunnel-Leakage-Suppressed 16Mb SRAM for Handling Cosmic-Ray-Induced Multi-Errors(VSLI一般(ISSCC'03関連特集))
• 高対称型メモリセルおよびアレイ微昇圧方式を用いた0.4V動作SRAM
• 高対称型メモリセルおよびアレイ微昇圧方式を用いた0.4V動作SRAM
• 0.65〜2.0V動作のシステムLSI用キャッシュメモリの開発 (特集1 低消費電力化進む半導体デバイス)
• バッテリ機器向け低電力・低電圧SRAM回路技術(新メモリ技術とシステムLSI)
• 誘導結合を用いたプロセッサと複数メモリの三次元集積技術
• 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路
• ホモジニアス・タイル構造3次元FPGAの性能評価(3D-I,集積回路とアーキテクチャの協創〜3次元集積回路技術とアーキテクチャ〜)
• 3次元システムLSI開発のためのチップレベルTSVプロセス(次世代電子機器を支える三次元積層技術と先端実装の設計・評価技術論文)
• [招待講演]DCDCコンバータのデジタルヒステリシス予測制御方式
• ランダムテレグラフノイズ(RTN)の統計的評価手法と微細MOSFETばらつきへの影響(IEDM特集(先端CMOSテバイス・プロセス技術))
• [招待講演]DCDCコンバータのデジタルヒステリシス予測制御方式

もっと見る 閉じる

スポンサーリンク