D2G-SOIトランジスタを用いた低電力SoC向けSRAMセル(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))

スポンサーリンク

概要

• 論文の詳細を見る

• FD-SOIの一種であるD2G-SOIというトランジスタ構造を用いて、低電力SoCに最適な2種類のSRAMメモリセルを提案する。1つはメモリセル内に新しいフィードバック回路を有することでメモリの安定性を向上させて低電圧動作を可能とし、消費電力を低減する。1つは上記メモリセルにさらに2種類の電源電圧を印加することでさらなる低電圧動作を可能として消費電力を低減する。本技術を用いることで、消費電力を2/3および1/2に低減できることが確かめられた。

• 社団法人電子情報通信学会の論文
• 2004-12-09

著者

• 山岡 雅直

  日立製作所・中央研究所

• 伊藤 清男

  (株)日立製作所中央研究所

• 伊藤 清男

  株式会社日立製作所中央研究所

• 河原 尊之

  (株)日立製作所中央研究所

• 土屋 龍太

  日立製作所中央研究所

• 山岡 雅直

  株式会社日立製作所中央研究所

• 河原 尊之

  株式会社日立製作所中央研究所

• 長田 健一

  (株)日立製作所中央研究所

• 長田 健一

  株式会社日立製作所中央研究所

• 土屋 龍太

  (株)日立製作所中央研究所

• 土屋 龍太

  株式会社日立製作所中央研究所

• 山岡 雅直

  日立製作所中央研究所

• 山岡 雅直

  (株)日立製作所中央研究所

• 長田 健一

  株式会社日立製作所

関連論文

• 依頼講演 双方向ローカルライトドライバ,1/0平均化リファレンスセル,2T1Rセルレイアウトを用いた32Mb SPRAM (集積回路)
• 新メモリとSOC、今何をすべきか? : 混載メモリの課題と展望(新メモリ技術とシステムLSI)
• 低電圧システム向けに有望なメモリ技術は何か?(メモリ技術)
• ECL 1 Mb Bi-CMOS DRAM の回路設計
• 双方向電流書換方式、平行化方向読出し方式を用いた2Mb-SPRAM (SPin-transfer torque RAM)(新メモリ技術とシステムLSI)
• ファイル応用を指向した256MビットDRAMの回路技術
• 招待講演 磁性体メモリ最新動向と多値スピン注入MRAM(MLC-SPRAM) (シリコン材料・デバイス)
• 大容量DRAMの技術動向とサブ1-V DRAM動作低しきい値高感度アンプ動的制御方式(メモリ技術)
• 低不純物濃度チャネルで統計ゆらぎの小さい薄膜BOX-SOI(SOTB)のV_ばらつき解析(IEDM特集(先端CMOSデバイス・プロセス技術))
• 2.SRAMにおける素子ばらつきの影響と対策(CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策)
• C-12-42 基板電圧制御によるインバータ特性の検討(C-12. 集積回路ABC(測定・評価),一般セッション)
• 積層フェリ自由層トンネル磁気抵抗効果素子を備えたSPRAMのリードディスターブ耐性と書き込み電流のばらつきの低減(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 積層フェリ自由層トンネル磁気抵抗効果素子を備えたSPRAMのリードディスターブ耐性と書き込み電流のばらつきの低減(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• SRAMの宇宙線中性子によるマルチエラー解析及びマルチエラー低減技術
• 書換え電流100μA,書換え速度416kB/sで動作する混載向け512kB相変化メモリ(新メモリ技術とシステムLSI)
• サブ1V DRAM設計技術(新メモリ技術とシステムLSI)
• 酸素添加GeSbTe相変化メモリセルの研究(新型不揮発性メモリ)
• 1.5V-CMOS動作オンチップ相変化RAM回路技術
• 1.5V-CMOS動作オンチップ相変化RAM回路技術(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)
• 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 温度変化によるLSI性能ばらつきを低減するTISロック回路(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 電荷収集と寄生バイポーラ効果を考慮したSRAMの中性子ソフトエラー解析(新メモリ技術, メモリ応用技術, 一般)
• ギガビット時代のDRAM設計における統計的手法導入の提案(新メモリ技術, メモリ応用技術, 一般, ISSCC特集2 DRAM)
• 書き込みマージンを増加させた低電力SoC向け混載SRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集1 SRAM)
• 2Mビットのスピン注入方式不揮発性RAMを試作
• SOCを低電力化する回路技術とデバイスモデルの課題(IEDM(先端CMOSデバイス・プロセス技術))
• SOCを低電力化する回路技術とデバイスモデルの課題
• SRAM : 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• SRAM: 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 2次元選択給電線方式によるギガビットDRAMのサブスレッショルド電流低減
• DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討(マイクロ・プロセッサ,ニューラルネットワーク)
• DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討
• One-hot-spotブロック符号を用いたネットワーク・ルータ向け大容量・低電力ダイナミックCAM(VLSI回路,デバイス技術(高速,低電圧,低電力))
• One-hot-spotブロック符号を用いたネットワーク・ルータ向け大容量・低電力ダイナミックCAM(VLSI回路,デバイス技術(高速,低電圧,低電力))
• ばらつきが小さく, CMOS-LSIの超低消費電力化が可能な薄膜BOX-SOI(SOTB)
• インバータ速度制御、低Vthバラツキを可能にする薄膜BOX-SOIデュアル・バックバイアス制御技術(IEDM(先端CMOSデバイス・プロセス技術))
• 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• D2G-SOIトランジスタを用いた低電力SoC向けSRAMセル(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
• 低電圧・低電力時代の回路技術
• ミラー補償による高集積DRAM用電圧リミタ回路の安定化
• 高速大容量メモリー素子の将来
• 低電力RISCプロセッサ向け2-portキャッシュメモリ
• ビット線分離型メモリ階層方式とドミノ型タグ比較器を用いた1V 100MHz 10mWオンチップキャッシュ
• ギガビット時代のDRAM設計における統計的手法導入の提案
• 双方向ローカルライトドライバ, 1/0平均化リファレンスセル,2T1Rセルレイアウトを用いた32Mb SPRAM(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
• Wide-rangeバックバイアス制御を可能にする低電力・高性能Silicon on Thin BOXデバイス技術(IEDM特集(先端CMOSデバイス・プロセス技術))
• CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
• CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
• ナノメートル時代の半導体デバイスと製造技術の展望 (特集2 最先端半導体デバイスの製造を支えるベストソリューション)
• SOIを用いた低電力SoC向けSRAMメモリセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
• SOIを用いた低電力SoC向けSRAMメモリセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 温度変化によるLSI性能ばらつきを低減するTISロック回路(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 誘導結合を用いたプロセッサと複数メモリの三次元集積技術(システム設計と最適化II,システム設計及び一般)
• 直列レプリカビット線技術を使用した40nm低電力SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
• 携帯電話向けアプリケーションプロセッサに最適なスタンバイ電流性能25μA/MbitのオンチップSRAM(新メモリ技術,メモリ応用技術,一般)
• 誘導結合通信を用いた低消費電力・高性能三次元プロセッサの開発 : 90nm CMOSマルチコアプロセッサと65nm CMOS SRAMの三次元システム集積(若手研究会)
• 2.5V電源フラッシュメモリにおける高精度基準電圧発生回路
• ビット線クランプ方式によるフラッシュメモリ高速読出し動作の検討
• フラッシュメモリにおける高効率高電圧並びに高精度基準電圧発生回路
• フラッシュメモリにおけるウェルデコード消去方式の検討
• フラッシュメモリにおける可変ワード線電圧を用いた高信頼化書込み技術
• サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 従来型メモリセルの1/3の面積を実現する縦型MOSを用いた4トランジスタSRAMセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 従来型メモリセルの1/3の面積を実現する縦型MOSを用いた4トランジスタSRAMセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 低電力SRAMの技術動向(新メモリ,メモリ応用技術,一般)
• 低電力SRAMへのECC回路導入に関する検討
• C-12-24 低電力 SRAM への階層型 ECC 回路導入に関する検討
• 磁性体メモリ最新動向と多値スピン注入MRAM(MLC-SPRAM)(プロセス・デバイス・回路シミュレーション及び一般)
• SRAM回路における配線容量のセルレベル3次元一括解析
• SRAM回路における配線容量のセルレベル3次元一括解析
• 高速、低消費電力マイクロプロセッサ技術
• 高速、低消費電力マイクロプロセッサ技術
• 超低電力システムLSI向け0.1V-CMOS集積回路 : 低電力回路技術の課題と対策
• 超低電力システムLSI向け0.1V-CMOS集積回路 : 低電力回路技術の課題と対策
• 100nm世代のSoCプラットフォームに向けた丈高速および低電力/RF用途対応50nmCMOS技術
• トランジスタのプロセスばらつきを考慮した低電力SRAM設計の研究(研究会推薦博士論文速報)
• 0.65-2V動作のシステムLSI用キャッシュメモリ (メモリ・混載メモリ及びIC一般)
• 高読出しディスターブ耐性と長リテンションを実現する高耐熱スピン注入RAM
• チップマルチプロセッサ向け自律分散型低電力システム : クロック周波数,電源電圧,基板バイアスの最適制御技術(VSLI一般(ISSCC'03関連特集))
• 招待講演 スピン注入RAM(SPRAM)の動向および多値化技術 (集積回路)
• 16.7fA/cell Tunnel-Leakage-Suppressed 16Mb SRAM for Handling Cosmic-Ray-Induced Multi-Errors(VSLI一般(ISSCC'03関連特集))
• 高対称型メモリセルおよびアレイ微昇圧方式を用いた0.4V動作SRAM
• 高対称型メモリセルおよびアレイ微昇圧方式を用いた0.4V動作SRAM
• 0.65〜2.0V動作のシステムLSI用キャッシュメモリの開発 (特集1 低消費電力化進む半導体デバイス)
• バッテリ機器向け低電力・低電圧SRAM回路技術(新メモリ技術とシステムLSI)
• 半導体メモリ
• 双方向ローカルライトドライバ, 1/0平均化リファレンスセル, 2T1Rセルレイアウトを用いた32Mb SPRAM
• 微細CMOSの特性ばらつき問題を解決するドーパントレスFDSOI : SOTB
• 誘導結合を用いたプロセッサと複数メモリの三次元集積技術
• スピン注入RAM(SPRAM)の動向および多値化技術(不揮発性メモリ,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• ホモジニアス・タイル構造3次元FPGAの性能評価(3D-I,集積回路とアーキテクチャの協創〜3次元集積回路技術とアーキテクチャ〜)
• 0.5V小面積DRAMアレイ実現に向けた電流制御スイッチ付きセンスアンプ(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 0.5V小面積DRAMアレイ実現に向けた電流制御スイッチ付きセンスアンプ(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 依頼講演 0.5V動作高速CMOS LSIの実現に向けたデバイス特性考慮回路設計 (集積回路)
• 0.5V動作高速CMOS LSIの実現に向けたデバイス特性考慮回路設計(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 3次元システムLSI開発のためのチップレベルTSVプロセス(次世代電子機器を支える三次元積層技術と先端実装の設計・評価技術論文)
• [招待講演]DCDCコンバータのデジタルヒステリシス予測制御方式
• ランダムテレグラフノイズ(RTN)の統計的評価手法と微細MOSFETばらつきへの影響(IEDM特集(先端CMOSテバイス・プロセス技術))
• [招待講演]DCDCコンバータのデジタルヒステリシス予測制御方式

もっと見る 閉じる

スポンサーリンク