ファイル応用を指向した256MビットDRAMの回路技術
スポンサーリンク
概要
- 論文の詳細を見る
低電力化および高歩留り化技術を特徴とする、ファイル用256MビットDRAMの回路技術について述べる。超低消費電流化のため1.5V以下の動作で問題となるサブスレッシュホルド電流を3%に低減する自己逆バイアス型低リーク回路を、またメモリセルアレーのリーク電流不良を救済し2倍の高歩留り化を図るサブアレー置換冗長方式を開発した。これの回路を検討するため、0.25μmCMOSと光リソグラフィ技術を用いて実験用256MビットDRAMを設計、試作しメモリ基本動作を確認した。試作サンプルのアクセス時間は70nsであった。標準デバイス性能を前提とした回路シミュレーションによる予想性能はアクセス時間が48ns(1.5V、室温、)データ保持電流が53μA(1.5V、室温、リフレッシュ周期2秒)である。
- 社団法人電子情報通信学会の論文
- 1993-05-27
著者
-
河原 尊之
日立製作所・中央研究所
-
青木 正和
日立製作所半導体事業部
-
大路 譲
株式会社日立製作所半導体事業部
-
大路 譲
日立製作所半導体事業部
-
西田 高
日立製作所中央研究所
-
川瀬 靖
日立デバイスエンジニアリング(株)
-
堀口 真志
(株)日立製作所半導体事業部
-
秋葉 武定
日立デバイスエンジニアリング(株)
-
川尻 良樹
(株)genusion
-
橘川 五郎
日立製作所中央研究所
-
河原 尊之
(株)日立製作所中央研究所
-
宿利 章二
(株)GENUSION
-
堀口 真志
日立製作所中央研究所
-
川尻 良樹
日立製作所半導体事業部
-
立花 利一
日立デバイスエンジニアリング
-
境 武志
日立デバイスエンジニアリング
-
宿利 章二
日立製作所中央研究所
-
相良 和彦
日立製作所中央研究所
-
永井 亮
日立製作所中央研究所
-
長谷川 昇雄
日立製作所中央研究所
-
横山 夏樹
日立製作所中央研究所
-
木須 輝明
日立超LSIエンジニアリング
-
山下 寿臣
日立超LSIエンジニアリング
-
久禮 得男
日立製作所中央研究所
-
横山 夏樹
日立製作所 中央研究所
-
相良 和彦
(株)日立製作所中央研究所
-
大路 譲
(株)半導体先端テクノロジーズ(selete)
-
永井 亮
(株)日立製作所中央研究所
-
西田 高
日立製作所半導体事業部生産統括本部生産技術部
-
大路 譲
半導体先端テクノロジーズ(selete)
-
木須 輝明
日立超lsiシステムズ
-
青木 正和
日立製作所中央研究所
関連論文
- 依頼講演 双方向ローカルライトドライバ,1/0平均化リファレンスセル,2T1Rセルレイアウトを用いた32Mb SPRAM (集積回路)
- 新メモリとSOC、今何をすべきか? : 混載メモリの課題と展望(新メモリ技術とシステムLSI)
- 4-1 MOS単板カラーカメラの画質改善
- 4-13 補色方式単板カラーカメラ
- 2-5 MOS形固体撮像素子の固定パターン雑音抑圧方法(その1)
- 2-3 MOS形固体撮像素子用低雑音走査回路
- 高速DRAMインタフェース用同期タイミング調整回路
- メモリLSIにおけるアナログ技術
- ボロンガスクラスターイオンビームドーピングによるPMOSFETのエクステンション形成(半導体Si及び関連材料・評価)
- Si上極薄SiO_2膜帯電のX線照射時間依存性
- 3V単一電源64Mビットフラッシュメモリ用AND型セル
- リーク電流低域による256Mb-DRAMの低消費電力化
- ECL 1 Mb Bi-CMOS DRAM の回路設計
- 1.8V動作4MビットフローティングゲートNOR型B4-Flashテストチップを用いた100MByte/sプログラムの考察(集積エレクトロニクス)
- 双方向電流書換方式、平行化方向読出し方式を用いた2Mb-SPRAM (SPin-transfer torque RAM)(新メモリ技術とシステムLSI)
- Gate-Protected Poly-Diode型チャージポンプを用いた1.8V単一電源16Mbit-DINOR型BGOフラッシュメモリ
- ファイル応用を指向した256MビットDRAMの回路技術
- 招待講演 磁性体メモリ最新動向と多値スピン注入MRAM(MLC-SPRAM) (シリコン材料・デバイス)
- 高速/高信頼性130nm-node MRAM(新型不揮発性メモリ)
- 高速/高信頼性 130nm-node MRAM
- フルシリサイドゲートトランジスタ閾値のゲート長依存性(半導体Si及び関連材料・評価)
- ギガビットDRAM用高データレート回路技術
- C-12-42 基板電圧制御によるインバータ特性の検討(C-12. 集積回路ABC(測定・評価),一般セッション)
- 積層フェリ自由層トンネル磁気抵抗効果素子を備えたSPRAMのリードディスターブ耐性と書き込み電流のばらつきの低減(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 積層フェリ自由層トンネル磁気抵抗効果素子を備えたSPRAMのリードディスターブ耐性と書き込み電流のばらつきの低減(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- SRAMの宇宙線中性子によるマルチエラー解析及びマルチエラー低減技術
- 書換え電流100μA,書換え速度416kB/sで動作する混載向け512kB相変化メモリ(新メモリ技術とシステムLSI)
- サブ1V DRAM設計技術(新メモリ技術とシステムLSI)
- 酸素添加GeSbTe相変化メモリセルの研究(新型不揮発性メモリ)
- 1.5V-CMOS動作オンチップ相変化RAM回路技術
- 1.5V-CMOS動作オンチップ相変化RAM回路技術(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)
- 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 温度変化によるLSI性能ばらつきを低減するTISロック回路(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 電荷収集と寄生バイポーラ効果を考慮したSRAMの中性子ソフトエラー解析(新メモリ技術, メモリ応用技術, 一般)
- ギガビット時代のDRAM設計における統計的手法導入の提案(新メモリ技術, メモリ応用技術, 一般, ISSCC特集2 DRAM)
- 書き込みマージンを増加させた低電力SoC向け混載SRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集1 SRAM)
- 2Mビットのスピン注入方式不揮発性RAMを試作
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM
- ボディ電位制御技術を用いた低電圧・高速動作ABC-SOI SRAM(IEDM特集:先端CMOSデバイス・プロセス技術)
- 一括加工による強誘電体キャパシタの形成とその特性
- 階段波出力バッファを用いた低ノイズ・高速データ伝送
- 220MHz 1Gb DRAM用分散形サブアレー制御方式
- 2次元選択給電線方式によるギガビットDRAMのサブスレッショルド電流低減
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討(マイクロ・プロセッサ,ニューラルネットワーク)
- DRAMセルアレーを用いた10^6シナプス、デジタルニューロチップの検討
- One-hot-spotブロック符号を用いたネットワーク・ルータ向け大容量・低電力ダイナミックCAM(VLSI回路,デバイス技術(高速,低電圧,低電力))
- One-hot-spotブロック符号を用いたネットワーク・ルータ向け大容量・低電力ダイナミックCAM(VLSI回路,デバイス技術(高速,低電圧,低電力))
- トンネル絶縁膜特性に及ぼす電極上絶縁膜の影響
- トンネル絶縁膜特性に及ぼす電極上絶縁膜の影響
- 低電圧動作用0.3μmアナデジ混在CMOSプロセスデバイス
- 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- D2G-SOIトランジスタを用いた低電力SoC向けSRAMセル(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 低電圧・低電力時代の回路技術
- ミラー補償による高集積DRAM用電圧リミタ回路の安定化
- オフセット電圧に影響されないセンスアンプを搭載した6ns 4Mb CMOS SRAM
- ギガビット時代のDRAM設計における統計的手法導入の提案
- 双方向ローカルライトドライバ, 1/0平均化リファレンスセル,2T1Rセルレイアウトを用いた32Mb SPRAM(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- ハイブリッドトレンチ分離SOIデバイスにおけるボディ電位制御技術(半導体Si及び関連材料・評価)
- Wide-rangeバックバイアス制御を可能にする低電力・高性能Silicon on Thin BOXデバイス技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 閾値電圧制御を用いた低電圧SOICMOSデバイス技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 閾値電圧制御を用いた低電圧SOICMOSデバイス技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノードAG-ANDフラッシュメモリのためのソースサイド注入書込みのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- 21世紀に向けた半導体メモリの技術課題とロードマップ
- 高集積DRAM用CVD-Ta_2O_5キャパシタ技術
- SOIを用いた低電力SoC向けSRAMメモリセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- SOIを用いた低電力SoC向けSRAMメモリセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 温度変化によるLSI性能ばらつきを低減するTISロック回路(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 28a-J-5 ポーラスSiのピコ秒時間分解発光と直線偏光度の消失
- 高速DRAMインタフェース用同期タイミング調整回路
- 高速DRAMインタフェース用同期タイミング調整回路
- 128Mbit単一電子メモリー
- 128Mbit単一電子メモリ
- 128Mbit単一電子メモリ
- 27a-Z-3 ポーラスSiの青緑色発光のピコ秒時間分解分光と直線偏光度
- 29p-YN-3 ポーラスSiのピコ秒時間分解発光と直線偏光度消失 II
- 低電圧DRAM用相補型ゲインセル技術
- 2.5V電源フラッシュメモリにおける高精度基準電圧発生回路
- ビット線クランプ方式によるフラッシュメモリ高速読出し動作の検討
- フラッシュメモリにおける高効率高電圧並びに高精度基準電圧発生回路
- フラッシュメモリにおけるウェルデコード消去方式の検討
- フラッシュメモリにおける可変ワード線電圧を用いた高信頼化書込み技術
- 低電力SRAMの技術動向(新メモリ,メモリ応用技術,一般)
- 磁性体メモリ最新動向と多値スピン注入MRAM(MLC-SPRAM)(プロセス・デバイス・回路シミュレーション及び一般)
- ハーフトーン位相シフトリソグラフィ技術
- 高速高密度RAM : PLEDM : Phase-State Low Electron-number Drive Memory
- PLEDM用縦型積層トランジスタ
- PLEDM用縦型積層トランジスタ
- 高速、低消費電力マイクロプロセッサ技術
- 高速、低消費電力マイクロプロセッサ技術
- 超低電力システムLSI向け0.1V-CMOS集積回路 : 低電力回路技術の課題と対策
- 超低電力システムLSI向け0.1V-CMOS集積回路 : 低電力回路技術の課題と対策
- ナノメターリングラーフィにおけるレジストパターンゆらぎのシミュレーションによる解析
- 高読出しディスターブ耐性と長リテンションを実現する高耐熱スピン注入RAM
- チップマルチプロセッサ向け自律分散型低電力システム : クロック周波数,電源電圧,基板バイアスの最適制御技術(VSLI一般(ISSCC'03関連特集))
- 招待講演 スピン注入RAM(SPRAM)の動向および多値化技術 (集積回路)
- 半導体メモリ
- 光コンテンツ配信ネットワーク向けハイブリッドルータの提案
- 双方向ローカルライトドライバ, 1/0平均化リファレンスセル, 2T1Rセルレイアウトを用いた32Mb SPRAM
- スピン注入RAM(SPRAM)の動向および多値化技術(不揮発性メモリ,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)