SRAM回路における配線容量のセルレベル3次元一括解析
スポンサーリンク
概要
- 論文の詳細を見る
SRAMセル中の全配線構造についてグリーン関数に基づく3次元容量解析を行った。ビア接続による平行配線容量増大や配線線長差がある場合のフリンジ効果、等の立体配線に伴う3次元効果を特定した。部分構造解析による詳細検討を行い、(1)平行配線の一方にビアが接続すると、容量は1.2-1.5倍に増大(2)平行配線の一方だけの短縮により、線間容量のフリンジ成分は相対的に増加(3)MOSゲート中心が、無限遠方から2コンタクトビア間中点に接続すると、コンタクトビアとの容量が4-8倍に増大、の結果を得た。本3次元容量解析が高速ULSI設計に有効な事を示す事が出来た。
- 社団法人電子情報通信学会の論文
- 2000-09-14
著者
-
丸泉 琢也
日立製作所 基礎研究所
-
柳生 正義
日立製作所 中央研究所
-
柳生 正義
(株)日立製作所中央研究所
-
柳生 正義
株式会社日立製作所中央研究所
-
長田 健一
(株)日立製作所中央研究所
-
山口 憲
(株)日立製作所中央研究所
-
山口 憲
アドバンスソフト株式会社技術第1部
-
長田 健一
日立製作所中央研究所
-
牛尾 二郎
(株)日立製作所 中央研究所
-
山口 憲
日立製作所中央研究所
-
牛尾 二郎
日立製作所中央研究所
-
竹村 佳昭
日立製作所中央研究所
-
竹村 佳昭
日立製作所基礎研究所
-
牛尾 二郎
(株)日立製作所基礎研究所
-
丸泉 琢也
武蔵工業大学工学部電気電子工学科
関連論文
- 科学計算ソフト複合化支援ミドルウェアを用いたナノテクノロジー分野の連成シミュレーション
- 遅延観測方式によるチップ内電源ノイズの観測(EMC一般)
- 35.8GB/sの内部メモリバンド幅をもつ16MBキャッシュDRAM LSI
- オンチップノイズ観測回路によるLSI電源配線上のノイズ解析
- 高速シリアル伝送系向けFTNシミュレーション技術を用いた各要因の影響評価(コンピュータシステムの設計・検証及び一般,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- 周波数、時間、ノイズを考慮した高速シリアル伝送系向けFTNシミュレーション技術(コンピュータシステムの設計・検証及び一般,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- C-12-2 上下ペアストリップラインの差動モード伝達特性の関する検討
- 次世代半導体デバイス3次元シミュレータの開発(2) : 立体構造の容易生成と高品質メッシュシステム(プロセス・デバイス・回路シミュレーション及び一般)
- SRAMの宇宙線中性子によるマルチエラー解析及びマルチエラー低減技術
- 書換え電流100μA,書換え速度416kB/sで動作する混載向け512kB相変化メモリ(新メモリ技術とシステムLSI)
- 酸素添加GeSbTe相変化メモリセルの研究(新型不揮発性メモリ)
- 1.5V-CMOS動作オンチップ相変化RAM回路技術
- 1.5V-CMOS動作オンチップ相変化RAM回路技術(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)
- 電荷収集と寄生バイポーラ効果を考慮したSRAMの中性子ソフトエラー解析(新メモリ技術, メモリ応用技術, 一般)
- SOCを低電力化する回路技術とデバイスモデルの課題(IEDM(先端CMOSデバイス・プロセス技術))
- SOCを低電力化する回路技術とデバイスモデルの課題
- C-12-49 25Gbpsインタフェース回路 : 低オフセット入力回路方式(有線通信(2),C-12.集積回路,一般セッション)
- 次世代半導体デバイス3次元シミュレータの開発(1) : 強安定収束シミュレータの開発(プロセス・デバイス・回路シミュレーション及び一般)
- D2G-SOIトランジスタを用いた低電力SoC向けSRAMセル(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- C-12-2 バックプレーンSerDes向け伝送技術の開発(2) : ループ展開型DFE受信器におけるクロック再生(C-12. 集積回路B(SerDes技術),一般セッション)
- 低電力RISCプロセッサ向け2-portキャッシュメモリ
- ビット線分離型メモリ階層方式とドミノ型タグ比較器を用いた1V 100MHz 10mWオンチップキャッシュ
- C-12-6 バックプレーンSerDes向け伝送技術の開発(6) : FTNビヘイビアシミュレーション技術の構築(C-12. 集積回路B(SerDes技術),一般セッション)
- C-12-5 バックプレーン伝送向けSerDes技術の開発(5) : オンチップ長距離伝送回路(C-12. 集積回路B(SerDes技術),一般セッション)
- C-12-4 バックプレーンSerDes向け伝送技術の開発(4) : 低電力レベル変換回路方式(C-12. 集積回路B(SerDes技術),一般セッション)
- C-12-3 バックプレーンSerDes向け伝送技術の開発(3) : CDR回路用ピーキングラッチの提案(C-12. 集積回路B(SerDes技術),一般セッション)
- C-12-1 バックプレーン伝送向けSerDes技術の開発(1) : 8Gbps、-36dB SerDes伝送概要(C-12. 集積回路B(SerDes技術),一般セッション)
- オンチップノイズ観測回路によるLSI電源配線上のノイズ解析
- SOIを用いた低電力SoC向けSRAMメモリセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- SOIを用いた低電力SoC向けSRAMメモリセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- チオ尿素-ヒドロキノン2元還元剤系を用いた極めて安定な非シアン無電解金めっき浴
- 誘導結合を用いたプロセッサと複数メモリの三次元集積技術(システム設計と最適化II,システム設計及び一般)
- 不純物がドープされたULSIセルに生ずる転位の結晶塑性解析
- デバイスシミュレーションによるDRAMメモリセルリーク電流解析
- デバイスシミュレーションによるDRAMメモリセルリーク電流解析
- デバイスシミュレーションによるDRAMメモリセルリーク電流解析
- エネルギ輸送モデルに基づく微細半導体シミュレーション
- エネルギ輸送モデルに基づく微細半導体シミュレーション
- ヘテロ接合FETのアクセス領域における量子輸送
- 分子シミュレーションに基づくW-CVDプロセス解析
- サーバ・ルータ向け10Gbps伝送プロトタイプ(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- サーバ・ルータ向け10Gbps伝送プロトタイプ(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- 直列レプリカビット線技術を使用した40nm低電力SRAM(低電力SRAM/DRAM,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 携帯電話向けアプリケーションプロセッサに最適なスタンバイ電流性能25μA/MbitのオンチップSRAM(新メモリ技術,メモリ応用技術,一般)
- 誘導結合通信を用いた低消費電力・高性能三次元プロセッサの開発 : 90nm CMOSマルチコアプロセッサと65nm CMOS SRAMの三次元システム集積(若手研究会)
- 従来型メモリセルの1/3の面積を実現する縦型MOSを用いた4トランジスタSRAMセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 従来型メモリセルの1/3の面積を実現する縦型MOSを用いた4トランジスタSRAMセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低電力SRAMの技術動向(新メモリ,メモリ応用技術,一般)
- 低電力SRAMへのECC回路導入に関する検討
- C-12-24 低電力 SRAM への階層型 ECC 回路導入に関する検討
- SRAM回路における配線容量のセルレベル3次元一括解析
- SRAM回路における配線容量のセルレベル3次元一括解析
- 大規模ニューラルネットワーク向けハードウェア方式
- C-12-17 10Gbps Serdes向けイコライザ回路の検討(C-12. 集積回路C(アナログ), エレクトロニクス2)
- 0.65-2V動作のシステムLSI用キャッシュメモリ (メモリ・混載メモリ及びIC一般)
- 16.7fA/cell Tunnel-Leakage-Suppressed 16Mb SRAM for Handling Cosmic-Ray-Induced Multi-Errors(VSLI一般(ISSCC'03関連特集))
- 高対称型メモリセルおよびアレイ微昇圧方式を用いた0.4V動作SRAM
- 高対称型メモリセルおよびアレイ微昇圧方式を用いた0.4V動作SRAM
- 0.65〜2.0V動作のシステムLSI用キャッシュメモリの開発 (特集1 低消費電力化進む半導体デバイス)
- MOSFETの負バイアス温度不安定性の微視的メカニズム
- 誘導結合を用いたプロセッサと複数メモリの三次元集積技術
- ホモジニアス・タイル構造3次元FPGAの性能評価(3D-I,集積回路とアーキテクチャの協創〜3次元集積回路技術とアーキテクチャ〜)
- 第一原理計算によるGe表面でのドーパント表面偏析挙動の解析(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 超高速電気伝送を実現する回路実装技術(デザインガイア2012-VLSI設計の新しい大地)
- 超高速電気伝送を実現する回路実装技術(デザインガイア2012-VLSI設計の新しい大地)
- 3次元システムLSI開発のためのチップレベルTSVプロセス(次世代電子機器を支える三次元積層技術と先端実装の設計・評価技術論文)
- [招待講演]DCDCコンバータのデジタルヒステリシス予測制御方式
- [招待講演]DCDCコンバータのデジタルヒステリシス予測制御方式
- 第一原理計算によるGe表面でのドーパント表面偏析挙動の解析