新メモリとSOC、今何をすべきか? : 混載メモリの課題と展望(新メモリ技術とシステムLSI)

スポンサーリンク

概要

• 論文の詳細を見る

• 2000年以降、新型メモリ開発ラッシュが続いているが、それらの比較や適するアプリケーションの議論は、ほとんどが単体メモリを対象にしており、SOCやMCUへの混載用途に的を絞った議論が不足しているので、ここに焦点を当ててパネルディスカッションを行い、見通し・指針を得る。また、多様な物理を利用した多種メモリの技術開発戦略、リソース確保や、研究者・技術者の養成問題についても、多様な立場から触れる。

• 社団法人電子情報通信学会の論文
• 2006-04-06

著者

• 田口 眞男

  富士通株式会社第4システムlsi事業部

• 田口 眞男

  Spansion Japan

• 高島 大三郎

  (株)東芝セミコンダクター社

• 日高 秀人

  ルネサステクノロジ・マイコン事業部

• 河原 尊之

  日立製作所・中央研究所

• 高島 大三郎

  東芝セミコンダクター社・SoC研究開発センター

• 上野 修一

  ルネサステクノロジ・プロセス技術統括部

• 高田 雅史

  金沢大学大学院・自然科学研究科

• 高橋 真史

  東芝セミコンダクター社・通信SoC技術部

• 上野 修一

  (株)ルネサステクノロジ

• 高橋 真史

  東芝 セミコンダクター社 通信soc技術部

• 日高 秀人

  ルネサステクノロジー株式会社マイコン統括本部

• 河原 尊之

  (株)日立製作所中央研究所

• 高島 大三郎

  (株)東芝セミコンダクター社半導体研究開発センター

• 高橋 真史

  東芝セミコンダクター社

関連論文

• 依頼講演 双方向ローカルライトドライバ,1/0平均化リファレンスセル,2T1Rセルレイアウトを用いた32Mb SPRAM (集積回路)
• 800MHz DDR-FCRAM対応位相積算型アナログDLL
• チップ間高速信号伝送用イコライズ技術
• 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
• ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL
• Partial Response Detectionによるメモリ-プロセッサ間の低消費電力高速信号伝送方式
• 低電圧動作におけるDRAMセンスアンプ駆動方式
• 独立冗長セルアレイ方式を採用した256Mb DRAM
• 256メガビットDRAMの回路技術
• FeRAMの概要と1.6GB/s DDR2 128Mb Chain FeRAM_[○!R](メモリ技術)
• 混載不揮発性メモリ技術の動向
• グランドレベルプリチャージと非昇圧ワード線を用いた1 Gb SDRAMの開発
• グランドレベルプリチャージと非昇圧ワード線を用いた1Gb SDRAMの開発
• 大容量Chain-FeRAM用高信頼微細キャパシタプロセス技術(不揮発性メモリ及び関連プロセス一般)
• 新メモリとSOC、今何をすべきか? : 混載メモリの課題と展望(新メモリ技術とシステムLSI)
• Chain FeRAM技術と将来展望(新メモリ技術とシステムLSI)
• Bitline/Plateline Reference-Level-Precharge Scheme for High-Density ChainFeRAM(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• A 32Mb Chain FeRAM with Segment Stitch Array Architecture
• メモリセルトランジスタのシュリンクに適したDRAM array architecture
• 8Mb Chain Ferroelectric Memory〔和文〕 (特集 メモリ・混載メモリ及びIC一般)
• 1トランジスタ/1キャパシタ型及びGAINセル型Chain FRAMの設計法
• 高速不揮発性メモリChain FRAMの設計法
• 高速、高密度Chain FRAMの設計
• 大容量・高バンド幅DRAMを実現する電源ノイズ低減法
• クロスポイント型セルに対応した2層ビット線構造をもつDRAM array
• 1GビットDRAM用トレンチ・セル技術
• 低消費電力DRAMを実現する1/4 Vccビット線振幅方式
• SGTトランジスタを用いたギガビットDRAMの設計
• 超低スタンドバイ電流DRAMの検討
• 8.次世代半導体メモリ : PRAMの例(大容量化が進むストレージ技術)
• 低電圧システム向けに有望なメモリ技術は何か?(メモリ技術)
• A 160mW, 80nA Standby, MPEG-4 Audiovisual LSI with 16Mb Embedded DRAM and a 5GOPS Adaptive Post Filter(VSLI一般(ISSCC'03関連特集))
• 双方向電流書換方式、平行化方向読出し方式を用いた2Mb-SPRAM (SPin-transfer torque RAM)(新メモリ技術とシステムLSI)
• ファイル応用を指向した256MビットDRAMの回路技術
• 招待講演 磁性体メモリ最新動向と多値スピン注入MRAM(MLC-SPRAM) (シリコン材料・デバイス)
• 高速/高信頼性130nm-node MRAM(新型不揮発性メモリ)
• 高速/高信頼性 130nm-node MRAM
• C-12-42 基板電圧制御によるインバータ特性の検討(C-12. 集積回路ABC(測定・評価),一般セッション)
• 積層フェリ自由層トンネル磁気抵抗効果素子を備えたSPRAMのリードディスターブ耐性と書き込み電流のばらつきの低減(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 積層フェリ自由層トンネル磁気抵抗効果素子を備えたSPRAMのリードディスターブ耐性と書き込み電流のばらつきの低減(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• SRAMの宇宙線中性子によるマルチエラー解析及びマルチエラー低減技術
• 書換え電流100μA,書換え速度416kB/sで動作する混載向け512kB相変化メモリ(新メモリ技術とシステムLSI)
• サブ1V DRAM設計技術(新メモリ技術とシステムLSI)
• 酸素添加GeSbTe相変化メモリセルの研究(新型不揮発性メモリ)
• 1.5V-CMOS動作オンチップ相変化RAM回路技術
• 1.5V-CMOS動作オンチップ相変化RAM回路技術(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)
• 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 温度変化によるLSI性能ばらつきを低減するTISロック回路(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• 電荷収集と寄生バイポーラ効果を考慮したSRAMの中性子ソフトエラー解析(新メモリ技術, メモリ応用技術, 一般)
• ギガビット時代のDRAM設計における統計的手法導入の提案(新メモリ技術, メモリ応用技術, 一般, ISSCC特集2 DRAM)
• 書き込みマージンを増加させた低電力SoC向け混載SRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集1 SRAM)
• 2Mビットのスピン注入方式不揮発性RAMを試作
• モジュールの電圧/周波数を動的に制御したH.264/MPEG-4 Audio/Visual Codec LSI(VLSI一般(ISSCC2005特集))
• A 160mW, 80nA Standby, MPEG-4 Audiovisual LSI with 16Mb Embedded DRAM and a 5GOPS Adaptive Post Filter(VSLI一般(ISSCC'03関連特集))
• A 160mW, 80nA Standby, MPEG-4 Audiovisual LSI with 16Mb Embedded DRAM and a 5GOPS Adaptive Post Filter(VSLI一般(ISSCC'03関連特集))
• A 160mW, 80nA Standby, MPEG-4 Audiovisual LSI with 16Mb Embedded DRAM and a 5GOPS Adaptive Post Filter(VSLI一般(ISSCC'03関連特集))
• Bitline/Plateline Reference-Level-Precharge Scheme for High-Density ChainFeRAM(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• メモリセルトランジスタのシュリンクに適したDRAM array architecture
• One-hot-spotブロック符号を用いたネットワーク・ルータ向け大容量・低電力ダイナミックCAM(VLSI回路,デバイス技術(高速,低電圧,低電力))
• One-hot-spotブロック符号を用いたネットワーク・ルータ向け大容量・低電力ダイナミックCAM(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 電流磁場書き込みMRAM技術
• 0.4V高速動作、長リテンション時間を実現する12F^2ツインセルDRAMアレー(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• D2G-SOIトランジスタを用いた低電力SoC向けSRAMセル(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
• ギガビット時代のDRAM設計における統計的手法導入の提案
• 双方向ローカルライトドライバ, 1/0平均化リファレンスセル,2T1Rセルレイアウトを用いた32Mb SPRAM(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
• Chain FeRAM技術概要とScalingに適したShield-Bitline-Overdrive技術(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
• Wide-rangeバックバイアス制御を可能にする低電力・高性能Silicon on Thin BOXデバイス技術(IEDM特集(先端CMOSデバイス・プロセス技術))
• SOIを用いた低電力SoC向けSRAMメモリセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
• SOIを用いた低電力SoC向けSRAMメモリセル(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 温度変化によるLSI性能ばらつきを低減するTISロック回路(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
• チップ間高速信号伝送用イコライズ技術
• 高速DRAM用500MHz動作ノンプリチャージド・データバス方式の開発
• ±60ps位相合わせ精度の高速DRAM用多位相出力デジタル制御DLL
• CT-1-1 エマージングメモリの最新技術動向(CT-1.エマージングメモリと3次元集積メモリ,チュートリアルセッション,ソサイエティ企画)
• セルフリファレンスセンスアンプを用いた高密度1T-4MTJ MRAM(新メモリ技術とシステムLSI)
• 低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア(新メモリ技術, メモリ応用技術, 一般)
• 低電圧・高速動作を実現した1.2V単一動作の130nm混載向け1Mbit MRAMコア
• 2.5V電源フラッシュメモリにおける高精度基準電圧発生回路
• ビット線クランプ方式によるフラッシュメモリ高速読出し動作の検討
• フラッシュメモリにおける高効率高電圧並びに高精度基準電圧発生回路
• フラッシュメモリにおけるウェルデコード消去方式の検討
• フラッシュメモリにおける可変ワード線電圧を用いた高信頼化書込み技術
• レジスター制御型DLLを搭載した256Mb SDRAM
• 高速メモリーバス用小振幅インターフェース回路の検討
• 低電力SRAMの技術動向(新メモリ,メモリ応用技術,一般)
• 磁性体メモリ最新動向と多値スピン注入MRAM(MLC-SPRAM)(プロセス・デバイス・回路シミュレーション及び一般)
• ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
• ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
• ED2000-123 / SDM2000-105 / ICD2000-59 携帯情報端末(IMT-2000等)用MPEG4-LSI技術
• 基準電圧の選択幅が広い入力バッファ回路
• 高速、低消費電力マイクロプロセッサ技術
• 高速、低消費電力マイクロプロセッサ技術
• 超低電力システムLSI向け0.1V-CMOS集積回路 : 低電力回路技術の課題と対策
• 超低電力システムLSI向け0.1V-CMOS集積回路 : 低電力回路技術の課題と対策
• SoC設計からみたメモリへの要求(新メモリ技術とシステムLSI)
• 高読出しディスターブ耐性と長リテンションを実現する高耐熱スピン注入RAM
• NAND Flashメモリ高性能化の技術動向とNAND Flashプロセスでの混載DRAM技術(不揮発性メモリ,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 非接触メモリーカードの待機電力削減のための誘導結合型ウェイクアップトランシーバ(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 方向性結合器を用いた携帯機器用途向け0.15mm厚非接触コネクタ(低電圧/低消費電力技術,新デバイス・回路とその応用)

もっと見る 閉じる

スポンサーリンク