大容量Chain-FeRAM用高信頼微細キャパシタプロセス技術(不揮発性メモリ及び関連プロセス一般)
スポンサーリンク
概要
- 論文の詳細を見る
低消費電量、高速R/W、高エンデュランスなどの特徴をもつFeRAMは大容量化、微細化が要望されているが、インテグレーションプロセスで強誘電体キャパシタが容易に劣化する問題がある。本発表では高品質PZT膜、SrRuO_3/IrO_2上部電極等を用いたロバストなキャパシタ構造を中心に微細強誘電体キャパシタのキープロセス技術を紹介する。
- 社団法人電子情報通信学会の論文
- 2007-03-08
著者
-
白武 慎一郎
株式会社東芝セミコンダクター社半導体研究開発センター
-
宮川 正
株式会社東芝セミコンダクター社半導体研究開発センター
-
山川 晃司
(株)東芝セミコンダクター社
-
尾崎 徹
(株)東芝セミコンダクター社
-
金谷 宏行
(株)東芝セミコンダクター社
-
國島 巌
(株)東芝セミコンダクター社
-
玖村 芳典
(株)東芝セミコンダクター社
-
下城 義朗
(株)東芝セミコンダクター社
-
首藤 晋
(株)東芝セミコンダクター社
-
日高 修
(株)東芝セミコンダクター社
-
山田 有紀
(株)東芝セミコンダクター社
-
山崎 壮一
(株)東芝セミコンダクター社
-
浜本 毅司
(株)東芝セミコンダクター社
-
白武 慎一郎
(株)東芝セミコンダクター社
-
高島 大三郎
(株)東芝セミコンダクター社
-
宮川 正
(株)東芝セミコンダクター社
-
大槻 純人
東芝マイクロエレクトロニクス(株)
-
國島 巌
株式会社東芝セミコンダクター社
-
山川 晃司
(株)東芝 京浜事業所材料部品開発・試作センター
-
金谷 宏行
(株)東芝セミコンダクター社半導体研究開発センター
-
高島 大三郎
(株)東芝セミコンダクター社半導体研究開発センター
-
国島 巌
東芝 セミコンダクター社 半導体研究開発セ
-
國島 巌
(株)東芝ulsi研究所
-
高島 大三郎
(株)東芝セミコンダクター&ストレージ社半導体研究開発センター
関連論文
- FeRAMの概要と1.6GB/s DDR2 128Mb Chain FeRAM_[○!R](メモリ技術)
- 大容量Chain-FeRAM用高信頼微細キャパシタプロセス技術(不揮発性メモリ及び関連プロセス一般)
- 新メモリとSOC、今何をすべきか? : 混載メモリの課題と展望(新メモリ技術とシステムLSI)
- Chain FeRAM技術と将来展望(新メモリ技術とシステムLSI)
- Bitline/Plateline Reference-Level-Precharge Scheme for High-Density ChainFeRAM(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- A 32Mb Chain FeRAM with Segment Stitch Array Architecture
- メモリセルトランジスタのシュリンクに適したDRAM array architecture
- 8Mb Chain Ferroelectric Memory〔和文〕 (特集 メモリ・混載メモリ及びIC一般)
- 1トランジスタ/1キャパシタ型及びGAINセル型Chain FRAMの設計法
- 高速不揮発性メモリChain FRAMの設計法
- 高速、高密度Chain FRAMの設計
- 大容量・高バンド幅DRAMを実現する電源ノイズ低減法
- クロスポイント型セルに対応した2層ビット線構造をもつDRAM array
- 1GビットDRAM用トレンチ・セル技術
- 低消費電力DRAMを実現する1/4 Vccビット線振幅方式
- SGTトランジスタを用いたギガビットDRAMの設計
- 超低スタンドバイ電流DRAMの検討
- 90nm node CMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(新メモリ技術とシステムLSI)
- 90nmCMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(先端CMOSデバイス・プロセス技術)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集2 DRAM)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM
- セル面積 0.29μm^2 を実現したトレンチ型 DRAM セル技術
- Floating Body RAM技術開発及びその32nm nodeへ向けたScalability(新メモリ技術とシステムLSI)
- NAND型DRAMにおける折り返しビット線方式の検討
- NAND型セルを用いた256Mb DRAM
- リソグラフィー優先設計の6F^2型DRAMセル
- 低溶存酸素濃度超純水によるSi表面処理およびフッ酸溶液処理の問題点
- モジュールの電圧/周波数を動的に制御したH.264/MPEG-4 Audio/Visual Codec LSI(VLSI一般(ISSCC2005特集))
- Bitline/Plateline Reference-Level-Precharge Scheme for High-Density ChainFeRAM(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- メモリセルトランジスタのシュリンクに適したDRAM array architecture
- 金属シリサイド技術の現状と課題
- Chain FeRAM技術概要とScalingに適したShield-Bitline-Overdrive技術(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- フラッシュランプを用いた新しいPZT膜結晶化技術
- 256Mb DRAMのためのNAND型セル技術
- CT-1-1 エマージングメモリの最新技術動向(CT-1.エマージングメモリと3次元集積メモリ,チュートリアルセッション,ソサイエティ企画)
- 可変リファレンス回路とダブルワード線パルス回路を搭載した3V動作1T1C型1Mビット強誘電体メモリ
- 新不揮発性メモリChainFeRAM (特集2 モバイル・ネットワーク時代のメモリLSI--ネットワーク機器の実現に,多様な製品でこたえる)
- 2層Al配線を用いた1Mビット強誘電体メモリー技術
- 28a-K-3 無水HFガスによるin-situ自然酸化膜エッチング機構
- 26a-Q-10 Ti/Si界面反応初期過程におけるTi拡散現象の解明(II)
- 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 半導体分野におけるろう付技術(最近のろう付技術)
- AlNと薄膜金属の高温アニールにおける反応
- 招待講演 NAND Flashメモリ高性能化の技術動向とNAND Flashプロセスでの混載DRAM技術 (集積回路)
- NAND Flashメモリ高性能化の技術動向とNAND Flashプロセスでの混載DRAM技術(不揮発性メモリ,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- アメリカの教育で感じたこと 〜 ペンシルバニア発 〜